Материал: 9010

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

Philips Semiconductors

Product specification

 

 

PowerMOS transistor

 

 

 

 

 

 

 

 

 

 

BUK100-50GS

TOPFET

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RDS(ON) / Ohm

 

 

 

BUK100-50GS

 

a

 

 

 

 

Normalised RDS(ON) = f(Tj)

0.20

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VIS / V =

 

 

 

1.5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0.15

 

4

5

 

6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8

9

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1.0

 

 

 

 

 

 

 

 

 

0.10

 

 

 

 

 

10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0.05

 

 

 

 

 

 

 

0.5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

0

10

20

 

30

40

 

50

-60 -40

-20

0

20

40

60

80

100 120 140

 

 

 

 

ID / A

 

 

 

 

 

 

 

 

 

Tj /

C

 

 

 

Fig.8.

Typical on-state resistance, Tj = 25 ˚C.

 

Fig.11.

Normalised drain-source on-state resistance.

RDS(ON) = f(ID); parameter VIS; tp = 250 ms

 

a = RDS(ON)/RDS(ON)25 ˚C = f(Tj); ID = 13 A; VIS = 5 V

ID / A

 

 

 

 

BUK100-50GS

td sc / ms

 

 

 

 

 

BUK100-50GS

60

 

 

 

 

 

 

 

100

 

 

 

 

 

 

 

 

 

50

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

40

 

 

 

 

 

 

 

10

 

 

 

 

 

 

 

 

 

30

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

PDSM

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

20

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

0.1

 

 

 

 

0.1

 

 

 

0

2

4

6

8

10

 

12

0.01

 

 

 

 

 

1

 

 

 

VIS / V

 

 

 

 

 

 

 

 

 

PDS / kW

 

 

 

Fig.9.

Typical transfer characteristics, Tj = 25 ˚C.

Fig.12.

Typical overload protection characteristics.

ID = f(VIS) ; conditions: VDS = 10 V; tp = 250 ms

 

td sc = f(PDS); conditions: VIS ³

5 V; Tj = 25 ˚C.

gfs / S

 

 

 

 

BUK100-50GS

PDSM%

 

 

 

 

 

 

 

 

12

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

11

 

 

 

 

 

 

 

120

 

 

 

 

 

 

 

 

 

10

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

9

 

 

 

 

 

 

 

100

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

8

 

 

 

 

 

 

 

80

 

 

 

 

 

 

 

 

 

7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

6

 

 

 

 

 

 

 

60

 

 

 

 

 

 

 

 

 

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

 

 

 

 

 

 

 

40

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

20

 

 

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

10

 

 

30

 

 

50

0

 

 

 

 

 

 

 

 

 

0

20

 

40

 

-60

-40

-20

0

20

40

60

80

100 120

140

 

 

 

ID / A

 

 

 

 

 

 

 

 

 

Tmb / C

 

 

 

Fig.10. Typical transconductance, Tj = 25 ˚C.

Fig.13. Normalised limiting overload dissipation.

gfs = f(ID); conditions: VDS = 10 V; tp = 250 ms

PDSM% =100×PDSM/PDSM(25 ˚C) = f(Tmb)

January 1993

6

Rev 1.200

Philips Semiconductors

Product specification

 

 

PowerMOS transistor

BUK100-50GS

TOPFET

 

 

 

Energy & Time

BUK100-50GS

1

 

 

 

 

 

 

 

 

 

 

Time / ms

 

 

 

0.5

 

 

 

 

 

 

 

 

 

 

Energy / J

Tj(TO)

 

 

0

 

 

 

 

 

 

 

-60

-20

20

60

100

140

180

220

 

 

 

 

Tmb / C

 

 

 

Fig.14. Typical overload protection characteristics. Conditions: VDD = 13 V; VIS = 10 V; SC load = 30 mW

ID / A

 

 

 

 

 

 

 

 

BUK100-50GS

20

 

 

 

 

 

 

 

 

 

15

 

 

 

 

 

 

 

 

 

10

 

 

 

 

 

 

 

typ.

 

 

 

 

 

 

 

 

 

 

5

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

50

 

 

 

 

60

 

 

 

70

 

 

 

 

 

VDS / V

 

 

 

Fig.15. Typical clamping characteristics, 25 ˚C.

ID = f(VDS); conditions: VIS = 0 V; tp

£ 50 ms

VIS(TO) / V

 

 

 

 

 

 

 

2

 

 

 

 

max.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

typ.

 

 

 

 

1

 

 

 

 

min.

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

-60

-40

-20

0

20

40

60

80

100

120 140

 

 

 

 

 

Tj /

C

 

 

 

 

Fig.16.

Input threshold voltage.

VIS(TO) = f(Tj); conditions: ID = 1 mA; VDS = 5 V

II / mA

 

 

 

 

 

BUK100-50GS

1.0

 

 

 

 

 

 

 

0.5

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

0

2

4

6

8

10

12

14

 

 

 

 

VIS / V

 

 

 

Fig.17. Typical DC input characteristics, Tj = 25 ˚C. IIS = f(VIS); normal operation

IIS / mA

 

 

 

 

BUK100-50GS

5

 

 

 

 

 

 

 

4

 

 

 

 

 

 

 

3

 

PROTECTION LATCHED

 

 

 

2

 

 

 

 

 

 

 

RESET

 

 

 

 

 

 

1

 

 

 

NORMAL

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

0

2

4

6

8

10

12

14

 

 

 

 

VIS / V

 

 

 

Fig.18.

Typical DC input characteristics, Tj = 25 ˚C.

IISL = f(VIS); overload protection operated Þ ID = 0 A

IS / A

 

 

 

 

 

BUK100-50GS

60

 

 

 

 

 

 

 

50

 

 

 

 

 

 

 

40

 

 

 

 

 

 

 

30

 

 

 

 

 

 

 

20

 

 

 

 

 

 

 

10

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

0

0.2

0.4

0.6

0.8

1

1.2

1.4

 

 

 

 

VSD / V

 

 

 

Fig.19. Typical reverse diode current, Tj = 25 ˚C. IS = f(VSDS); conditions: VIS = 0 V; tp = 250 ms

January 1993

7

Rev 1.200

Philips Semiconductors

Product specification

 

 

PowerMOS transistor

BUK100-50GS

TOPFET

 

 

 

 

VDD

RL

 

TOPFET

D

 

I

D.U.T.

P

RI

 

VIS

S

 

ID measure

 

0V

 

0R1

Fig.20. Test circuit for resistive load switching times.

 

VDD = VCL

LD

 

t p : adjust for correct ID

 

TOPFET

D

 

I

D.U.T.

P

R I

 

VIS

S

 

ID measure

 

0V

 

0R1

Fig.23. Test circuit for inductive load switching times.

RESISTIVE TURN-ON

BUK100-50GS

10

 

VIS / V

 

 

5

tr

 

 

 

 

 

ID / A

 

90%

 

10%

 

VDS / V

0

10%

 

td on

 

 

 

0

10

20

 

time / us

 

Fig.21. Typical switching waveforms, resistive load.

VDD = 13 V; RL = 4

Ω; RI = 50

Ω, Tj = 25 ˚C.

RESISTIVE TURN-OFF

 

BUK100-50GS

td off

 

10

 

 

90%

 

 

 

 

VDS / V

VIS / V

tf

 

 

 

5

 

 

ID / A

 

 

90%

 

0

 

10%

 

 

0

10

20

 

time / us

 

Fig.22. Typical switching waveforms, resistive load. VDD = 13 V; RL = 4 Ω; RI = 50 Ω, Tj = 25 ˚C.

INDUCTIVE TURN-ON

BUK100-50GS

 

VDS

 

 

 

VIS / V

 

 

 

 

 

10

 

 

 

 

 

 

 

td on

 

 

 

5

 

tr

 

 

 

 

 

 

 

 

ID / A

 

 

90%

 

 

 

 

10%

10%

 

 

 

0

 

 

 

 

 

 

 

 

 

0

2

4

6

8

10

time / us

Fig.24. Typical switching waveforms, inductive load.

VDD = 13 V; ID = 3 A; RI = 50

Ω, Tj = 25 ˚C.

INDUCTIVE TURN-OFF

BUK100-50GS

15

 

 

 

td off

VDS / V

10

90%

 

 

VIS / V

tf

5

 

 

 

ID / A

90%

 

 

0

 

10%

 

 

0

10

20

 

time / us

 

Fig.25. Typical switching waveforms, inductive load. VDD = 13 V; ID = 3 A; RI = 50 Ω, Tj = 25 ˚C.

January 1993

8

Rev 1.200

Philips Semiconductors

Product specification

 

 

PowerMOS transistor

BUK100-50GS

TOPFET

 

 

 

EDSM%

 

 

 

 

 

 

120

 

 

 

 

 

 

 

110

 

 

 

 

 

 

 

100

 

 

 

 

 

 

 

90

 

 

 

 

 

 

 

80

 

 

 

 

 

 

 

70

 

 

 

 

 

 

 

60

 

 

 

 

 

 

 

50

 

 

 

 

 

 

 

40

 

 

 

 

 

 

 

30

 

 

 

 

 

 

 

20

 

 

 

 

 

 

 

10

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

0

20

40

60

80

100

120

140

 

 

 

 

Tmb / C

 

 

 

Fig.26. Normalised limiting clamping energy.

EDSM% = f(Tmb); conditions: ID = 15 A; VIS = 10 V

V(CL)DSS

VDS

 

 

 

 

 

VDD

 

 

 

 

 

 

 

 

+

 

 

VDD

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ID

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VIS

 

 

 

 

 

 

 

 

 

 

 

 

 

D

-

 

 

 

 

 

 

 

 

 

 

 

TOPFET

 

 

 

 

 

 

 

 

-ID/100

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

I

 

 

 

 

 

 

 

 

D.U.T.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

P

 

 

 

 

 

 

R 01

 

 

 

 

 

 

 

 

 

 

 

 

 

Schottky

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RIS

 

 

 

 

 

 

 

 

 

 

S

 

 

shunt

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Fig.27. Clamping energy test circuit, RIS = 50 Ω.

E

= 0.5 × LI2

× V

 

/(V

(CL )DSS

- V

DD

)

 

DSM

 

D

(CL )DSS

 

 

 

 

Idss

 

 

 

 

 

 

 

 

 

 

1 mA

 

 

 

 

 

 

 

 

 

 

100 uA

 

 

 

 

 

 

 

 

 

 

10 uA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

typ.

 

 

 

1 uA

 

 

 

 

 

 

 

 

 

 

100 nA

 

 

 

 

 

 

 

 

 

 

0

20

40

60

 

80

100

120

140

 

 

 

 

Tj / C

 

 

 

 

 

Fig.28. Typical off-state leakage current. IDSS = f(Tj); Conditions: VDS = 40 V; IIS = 0 V.

Iiso normalised to 25 C

1.5

 

 

 

 

 

 

1

 

 

 

 

 

 

0.5

 

 

 

 

 

 

-60

-20

20

60

100

140

180

 

 

 

Tj / C

 

 

 

Fig.29. Normalised input current (normal operation). IIS/IIS25 ˚C = f(Tj); VIS = 10 V

Iisl normalised to 25 C

1.5

 

 

 

 

 

 

1

 

 

 

 

 

 

0.5

 

 

 

 

 

 

-60

-20

20

60

100

140

180

 

 

 

Tj / C

 

 

 

Fig.30. Normalised input current (protection latched).

 

IISL/IISL25 ˚C = f(Tj); VIS = 10 V

 

VDDP(P) / V

 

 

 

BUK100-50GS

50

 

 

 

 

 

 

40

 

 

 

 

 

 

 

 

 

 

 

max

 

30

 

 

 

 

 

 

20

 

 

 

 

 

 

10

 

 

 

 

 

 

0

 

 

 

 

 

 

0

2

4

6

 

8

10

 

 

 

VIS / V

 

 

 

Fig.31. Maximum drain source supply voltage for SC load protection. VDDP(P) = f(VIS); Tmb ≤ 150 ˚C

January 1993

9

Rev 1.200

Philips Semiconductors Product specification

PowerMOS transistor

BUK100-50GS

TOPFET

 

MECHANICAL DATA

 

Dimensions in mm

4,5

Net Mass: 2 g

max

10,3

 

max

1,3

3,7

 

2,8

5,9

 

min

15,8 max

3,0 max

3,0

not tinned

 

 

 

13,5

 

 

 

min

 

1,3

 

 

 

max

1 2 3

 

 

(2x)

 

0,9 max (3x)

0,6

 

 

 

 

2,54 2,54

 

2,4

 

 

 

Fig.32. TO220AB; pin 2 connected to mounting base.

Notes

1.Accessories supplied on request: refer to mounting instructions for TO220 envelopes.

2.Epoxy meets UL94 V0 at 1/8".

January 1993

10

Rev 1.200

Источник: https://studfile.net/preview/16504023/