Материал: Архитектура и программирование MIPS-процессоров. Разинкин К.А

УДК 681.322

ББК 32.97

Разинкин К.А. Архитектура и программирование MIPSпроцессоров : учеб. пособие [Электронный ресурс]. Электрон. текстовые, граф. данные ( 3,37 Мб)/ К.А. Разинкин. Воронеж: ФГБОУ ВО «Воронежский государственный технический университет», 2017. 1 электрон. опт. диск (CD-ROM). цв. - Си-

стем. требования: ПК 500 и выше; 256 Мб ОЗУ; Windows XP; SVGA с разрешением 1024 768; Adobe Acrobat; CD-ROM дис-

ковод; мышь. Загл. с экрана.

Рассмотрены основные элементы архитектуры и система команд микропроцессоров MIPS (Microprocessor without Interlocked Pipeline Stages). Различные реализации MIPS ис-

пользуются в основном во встроенных системах, телекоммуникационном оборудовании.

Уделено внимание программированию на MIPSассемблере.

С практической точки зрения реализации MIPSассемблера рассмотрен GUI-эмулятор процессоров MIPS — MARS (MIPS Assembler and Runtime Simulator).

Издание соответствует требованиям Федерального государственного образовательного стандарта высшего образования по специальности 10.05.02 «Информационная безопасность телекоммуникационных систем», дисциплине «Аппаратные средства телекоммуникационных систем».

Табл. 8. Ил. 49. Библиогр.: 14 назв.

Рецензенты: кафедра технических комплексов охраны и связи Воронежского института ФСИН России

(нач. кафедры канд. техн. наук, доц. А.В. Паринов); д-р техн. наук, проф. А.П. Преображенский

©Разинкин К.А., 2017

©ФГБОУ ВО «Воронежский государственный технический университет»,

2017

ВВЕДЕНИЕ

В1981 г. команда Стендфордского университета, возглавляемая Джоном Хенесси (JohnHennesy) начала работу над проектом, который впоследствии привел к появлению первого MIPS-процессора. Базовая концепция заключалась в значительном повышении производительности за счет существенного упрощения архитектуры процессора, в основу которой была положена идея конвейеризации. При этом была решена проблема блокировок или вынужденных остановок конвейера, называемых interlocks, которая считалась главным препятствием распространению идеи конвейерного вычисления. Именно это свойство и дало название архитектуре MIPS: Microprocessor without Interlocked Pipeline Stages. Такая идеология потребовала исключить много полезных инструкций, требующих нескольких тактов на выполнение, однако общая производительность системы существенно увеличилась за счет повышения рабочей частоты процессора.

В1984 г. Джон Хенесси покинул Стенфордский университет и основал компанию MIPS Computer Systems. В 1985 г. на рынок был выпущен первый коммерческий микропроцессор R2000, а в 1988 г. — его улучшенная версия R3000. Эти 32разрядные процессоры в основном применялись в рабочих станциях компании Silicon GraphicsInc. (SGI). В 1991 г. MIPS

Computer Systems разработала 64-разрядный микропроцессор R4000, который стал первым коммерческим 64-разрядным RISC-микропроцессором, однако при выводе его на рынок возникли финансовые проблемы. Для сохранения компании и данного проекта в 1992 г. фирма SGI, для которой проект R4000 был жизненно важен, купила копанию MIPS Computer Systems, впоследствии переименованную в MIPS Technologies, Inc. (MTI).

На текущий момент компания MIPS Technologies предлагает для лицензирования достаточно большой набор 64- и 32-

3

разрядных IP-ядер [4, 5].64-разрядное семейство представлено двумя ядрами, появившимися в 2001 г., а именно MIPS64_5K и

MIPS64_20K.

Эти 64-разрядные ядра нашли широкое применение у потребителей, однако за прошедшее с 2001 г. время компания не представила ни одного нового 64-разрядного ядра, направив все усилия на развитие семейства 32-разрядных ядер.

Внижнем сегменте представлена группа ядер серии 4К, оптимизированных по площади кристалла и энергопотреблению и обеспечивающих высокую производительность. Серия представлена ядрами MIPS_4KE, MIPS_4KSd и MIPS_M4K.

Все ядра этой группы имеют традиционный пятиэтапный конвейер. Ниже приведены отличительные особенности каждого из ядер данного сегмента.

Ядро MIPS32_M4K, представленное в 2002 г., имеет встроенный конфигурируемый интерфейс с внешней памятью для систем без кэш-памяти. Эта возможность необходима для устройств, требующих предсказуемое время выполнения в сочетании с малой площадью кристалла.

Пособие посвящено в основном реализации ядра MIPS32_M4K и сгруппировано по трём разделам: архитектура, программирование и практикум.

Вразделе «АрхитектураMIPS» рассмотрены структура ядра в архитектуре MIPS с кратким обзором входящих в него основных устройств.

Вразделе «Программирование» представлена структура команд и данных MIPS-ассемблера и их связь с основными объектами архитектуры.

Вразделе «Практикум» рассмотрен эмулятор процессоров MIPS –MARS, приведён подход к моделированию микроконтроллера MIPS в Simulink, а также предложены задания и упражнения рекомендованные к выполнению на MIPSассемблере в среде MARS.

Учебное пособие предназначено для студентов специальности 10.05.02 «Информационная безопасность телекоммуникационных систем», изучающих дисциплину «Аппаратные средства телекоммуникационных систем».

4

1. АРХИТЕКТУРА MIPS

Обзор архитектуры MIPS начнём с рассмотрения ядра M4K. Ядро M4K является представителем 32-разрядного семейства процессорных ядер компании MIPS Technologies. Эти ядра рекомендуются производителем для множества задач, начиная от встраиваемых приложений реального времени и заканчивая высокопроизводительными системами с функциямицифровой обработки. Ядро M4K является самым миниатюрным по занимаемой площади на кристалле и самым экономичным поэнергопотреблению ядром компании MIPS. На базе ядра M4K построены, например, микроконтроллеры семейства

PIC32 компании Microchip.

Краткая спецификация M4K:

- производительность - 1.5 DMIPS/MHz.

Буква D в аббревиатуре DMIPS означает прохождение данным процессором теста Dhrystone, который не содержит операций над числами с плавающей запятой. Результатом теста является Dhrystones per second (количество итераций основного цикла в секунду). DMIPS можно делить на частоту процессора, чтобы получить DMIPS/MHz. Такие единицы позволяют сравнивать процессоры с разной тактовой частотой.

-технологический процесс - 90 nm(при такой технологии ядро может работать на частоте 340MHz). В MicrochipPIC32 работает на частоте 80 MHz;

-разрядность шины данных и шины адреса – 32 бита;

-Площадь кристалла, мм2 - 0.185

-области применения – мобильные устройства, встраиваемые системы, в том числе телекоммуникационное оборудование.

5