Материал: КурсоваяРабота
Минобрнауки россии
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ЭЛЕКТРОТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
«Лэти» им. В.И. Ульянова (ленина)
Кафедра ВТ
Пояснительная записка к
КУРСОВОЙ РАБОТЕ
по дисциплине «Узлы и устройства средств вычислительной техники» Тема: Преобразователь параллельного кода в последовательный для асинхронного протокола передач
Студент гр. 8308 Шубинов Р.В.
Преподаватель Бондаренко П. Н.
Санкт-Петербург 2021
Студент Шубинов Р.В.
Группа 8308
Задание
НА КУРСОВУЮ РАБОТУ
Тема проекта: проектирование цифровых узлов
Исходные данные:
4 диаграммы выходных сигналов;
Область АП – 80h.
Содержание пояснительной записки:
«Содержание», «Введение», «Задание на проектирование узла», «Описание предлагаемых вариантов реализации узла», «Описание основных элементов библиотеки САПР Quartus II, необходимых для реализации узла», «Описание процесса синтеза и моделирования работы узла средствами САПР Quartus II»,
«Разработка интерфейса сопряжения схемы узла с процессорной системой»,
«Подробное описание функционирования узла», «Определение частоты генератора тактовых импульсов», «Заключение», «Список использованных источников».
Предполагаемый объем пояснительной записки:
Не менее 20 страниц.
Дата выдачи задания: 21.04.2021 Дата сдачи курсового проекта:
Дата защиты курсового проекта:
Студент Шубниов Р.В.
Преподаватель Бондаренко П. Н.
Аннотация
Суть курсового проекта заключается в проектировании цифровых узлов. В работе представлена разработка узла, представляющая из себя четырехканальный генератор сигналов с заданными временными диаграммами.
SUMMARY
Essence of the course project is a design of digital nodes. The work presents a development of a node which is a four-channel signal generator with specified timing diagrams.
Содержание
ВВЕДЕНИЕ 5
ЗАДАНИЕ НА ПРОЕКТИРОВАНИЕ УЗЛА 6
ОПИСАНИЕ ПРЕДЛАГАЕМЫХ ВАРИАНТОВ РЕАЛИЗАЦИИ УЗЛА 7
Схема на основе распределителя тактов и сборок по ИЛИ 7
Схема на основе счетчика Джонсона 9
ОПИСАНИЕ ОСНОВНЫХ ЭЛЕМЕНТОВ БИБЛИОТЕКИ САПР QUARTUS II, НЕОБХОДИМЫХ ДЛЯ РЕАЛИЗАЦИИ УЗЛА 10
ОПИСАНИЕ ПРОЦЕССА СИНТЕЗА И МОДЕЛИРОВАНИЯ РАБОТЫ УЗЛА СРЕДСТВАМИ САПР QUARTUS II 11
РАЗРАБОТКА ИНТЕРФЕЙСА СОПРЯЖЕНИЯ СХЕМЫ УЗЛА С ПРОЦЕССОРНОЙ СИСТЕМОЙ 14
ПОДРОБНОЕ ОПИСАНИЕ ФУНКЦИОНИРОВАНИЯ УЗЛА 16
ОПРЕДЕЛЕНИЕ ЧАСТОТЫ ГЕНЕРАТОРА ТАКТОВЫХ ИСПУЛЬСОВ . 18 ЗАКЛЮЧЕНИЕ 19
СПИСОК ИСПОЛЬЗОВАННЫХ ИСТОЧНИКОВ 20
Введение
Целью курсового проектирования является:
научиться ориентироваться в разнообразии возможностей цифровой техники при проектировании специализированных устройств и эффективно применять современную элементную базу;
показать многовариантность решений при синтезе цифровых узлов и устройств, научиться выбирать вариант их реализации, отвечающий требованиям ТЗ и наилучший по заданным критериям качества;
научиться пользоваться возможностями современных САПР при проектировании устройств на базе микросхем программируемой логики;
научиться технически грамотно описывать функционирование разрабатываемых узлов и устройств и правильно оформлять техническую документацию.
Задание на проектирование узла
Разработать принципиальную электрическую схему генератора импульсов, формирующего на выходах 1, 2, 3, 4 сигналы, изображенные на временных диаграммах (рис. 1). Временные интервалы на диаграммах заданы в микросекундах.
Рис. 1.1
Возможные варианты реализации:
сочетание двоичного счетчика с ППЗУ;
схема на основе распределителя тактов и сборок по ИЛИ;
схема с получением искомых импульсов из сигналов счетчика Джонсона;
схема на основе кольцевого соединения одновибраторов и др. Критерий выбора наилучшего варианта — минимум аппаратных затрат.
Описание предлагаемых вариантов реализации узла
Схема на основе распределителя тактов и сборок по ИЛИ
Для формирования выходных сигналов заданной формы разобьем их на
«кванты», соответствующие по длительности наибольшему общему делителю искомых интервалов. В данном случае таким наибольшим общим делителем будет значение длительности интервала в 0,05 микросекунд. Период выходных сигналов будет содержать 20 таких интервалов.
Схема на основе распределителя тактов и сборок по ИЛИ предполагает, что распределитель тактов будет представлять из себя счетчик в коде «1 из N», где N = 20, а сборки по ИЛИ будут формировать необходимые выходные сигналы. На вход счетчика будет подаваться тактирующий сигнал, который будет разбиваться на 20 выходов, каждый из которых будет содержать импульс тактирующего сигнала, соответствующий номеру выхода. Далее данные выходы будут собираться в 4 группы элементами ИЛИ таким образом, чтобы получались необходимые выходные сигналы.
Минусом данной схемы являются возможные «просечки», которые могут появиться на стыках квантов, из которых состоят выходные импульсы.
Структурная схема данного решения представлена на рис. 2.
Рис. 2.1
На вход схемы подается две команды – команда Start запускает генерацию выходных сигналов; генерация продолжается циклично до поступления другой команды. Команда Stop останавливает работу схемы после окончания текущего цикла. Команда Reset сбрасывает работу схемы в любой момент времени.
На выходе схемы сигналы z0-z3 представляют формируемые сигналы согласно заданию. Необходимые сигналы на выходах z0..z3 представлены в таблице 1.
Таблица 2.1
-
z0
z1
z2
z3
1
0
1
1
1
0
1
1
0
0
1
1
0
0
1
1
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
Также схема подает на выход сигнал Ready, который служит признаком готовности узла к выполнению новой команды. Подразумевается, что при нулевом уровне сигнала Ready уровень сигнала Start не должен меняться.
Схема на основе счетчика Джонсона
Отличие данного варианта реализации от первого заключается в том, что выходные сигналы будут собираться из более длительных квантов, что исключит возможность просечек. В полном периоде содержится 20 «квантов», из которых состоят выходные сигналы, таким образом в основе схемы будет лежать десятиразрядный счетчик Джонсона. Тактовый сигнал будет подаваться на вход счетчика Джонсона, а выходные сигналы будут формироваться с помощью логики из 10 выходов счетчика.
Структурная схема данного варианта реализации представлена на рис. 3.
Рис. 2.1
Данный вариант реализации предпочтительнее не только с точки зрения стабильности схемы, но и с точки зрения аппаратных затрат, так как счетчик Джонсона содержит в себе меньшее количество логических элементов, чем распределитель тактовых сигналов.
Описание основных элементов библиотеки сапр quartus II, необходимых для реализации
УЗЛА
Для реализации узла в САПР QUARTUS II, помимо логических примитивов, которые не нуждаются в особом описании, использованы элементы библиотеки, которые будут описаны ниже.
SRFF
– триггер,
синхронизируемый
передним фронтом,
имеет входы
данных (S
и R),
вход тактового
сигала и
асинхронные
сброс (CLRN)
и установку
(PRN) (рис. 4).
Рис. 3.1
DFFE – триггер, синхронизируемый передним фронтом, имеет вход данных (D), асинхронные сброс (CLRN) и установку (PRN), вход тактового сигала и разрешение записи (рис. 5).
Рис. 3.2
Описание процесса синтеза и моделирования работы узла средствами сапр quartus II
Рассмотрим значения выходных сигналов счетчика Джонсона в сравнении с необходимыми уровнями выходных сигналов. Таблица истинности сигналов счетчика Джонсона и необходимых выходных сигналов генератора представлена на рис. 6.
Таблица 4.1
-
q0
q1
q2
q3
q4
q5
q6
q7
q8
q9
z0
z1
z2
z3
0
0
0
0
0
0
0
0
0
0
1
0
1
1
1
0
0
0
0
0
0
0
0
0
1
0
1
1
1
1
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
1
0
0
1
1
1
1
1
1
1
1
1
0
0
1
0
0
1
1
1
1
1
1
1
1
1
1
0
1
0
0
0
1
1
1
1
1
1
1
1
1
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
1
1
1
1
1
1
1
0
0
0
1
0
0
0
0
1
1
1
1
1
1
0
0
0
1
0
0
0
0
0
1
1
1
1
1
0
0
0
1
0
0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
0
0
0
0
0
1
1
1
0
0
1
1
0
0
0
0
0
0
0
0
1
1
0
0
1
1
0
0
0
0
0
0
0
0
0
1
0
0
1
1