Контрольная работа: Метод совпадений и антисовпадений

В качестве примера на рис. 1, а приведена схема совпадений, выполненная на логическом элементе И типа К1ЛБ376. Сформированные отрицательные сигналы поступают на базы эмиттерно-связанных транзисторов , входящих в левое плечо дифференциального каскада, в правой плече которого стоит . Через нагрузку левого плеча R_л течет ток до тех пор, пока открыт хотя бы один из транзисторов  При совпадении сигналов на всех входах ток через  прекращается; с выхода схемы снимается отрицательный импульс совпадений. Включенный на выходе эмиттерный повторитель повышает нагрузочную способность схемы. Минимальное разрешающее время этой схемы по совпадениям 5 НЕ.

В схему совпадений на логическом элементе И легко ввести канал антисовпадений (рис. 1,6). Для этого один из эмиттерно-связанных транзисторов смещается напряжением - Е, а поступающий на базу этого транзистора сигнал инвертируется схемой НЕ. При одновременном поступлении сигналов на входы 1-4 на выходе схемы возникает сигнал совпадений. Если в это время есть-сигнал антисовпадений, то он благодаря инвертору держит открытым подключенный к каналу транзистор н сигнал совпадений не возникает. Для четкой работы схемы необходимо, чтобы поступающий по входу АС сигнал появлялся' немного раньше, а исчезал немного позже сигналов, приходящих по каналам совпадений. Это обеспечивается формирователями и задержками.

Данную схему легко дополнить каналом антисовпадений (см. на рис. 2). В канале имеется инвертор, токовый выход которого также соединяется с общим резистором . При поступлении сигнала на, вход антисовпадений АС и одновременном приходе сигналов на остальные входы совпадение регистрироваться не будет, так как на  поступает положительный импульс инвертора.

Разрешающее время по совпадениям у схем на элементах с эмиттерно-связанной логикой в основном определяется длительностью сформированных импульсов и обычно составляет несколько наносекунд.

Разобранные примеры показывают, что быстродействующие интегральные элементы позволяют выполнять схемы совпадений с такими же высокими параметрами, как и на дискретных элементах. Преимущества интегральных схем особенно проявляются при создании сложных устройств совпадений и годоскопических систем с расширенной логической структурой. Интегральные схемы также позволяют создавать цифровые мажоритарные схемы с высокой кратностью совпадений.

4. Программируемые логические матрицы

Программируемые логические матрицы - наиболее традиционный тип программируемых логических интегральных схем (ПЛИС), имеющий программируемые матрицы «И» и «ИЛИ». В зарубежной литературе соответствующими этому классу аббревиатурами являются FPLA (Field Programmable Logic Array) и FPLS (Field Programmable Logic Sequensers). Примерами таких ПЛИС могут служить отечественные схемы K556PT1, PT2, PT21.

Посторенние ПЛМ основано на том, что любая комбинационная функция может быть представлена в виде логической суммы (операция ИЛИ) логических произведений (операций И). Тогда схема реализующая комбинационную функцию может быть представлена а следующем виде.

Недостаток такой архитектуры - слабое использование ресурсов программируемой матрицы «ИЛИ», поэтому дальнейшее развитие получили микросхемы, построенные по архитектуре программируемой матричной логики (PAL - Programmable Array Logic) - это ПЛИС, имеющие программируемую матрицу «И» и фиксированную матрицу «ИЛИ». К этому классу относятся большинство современных ПЛИС небольшой степени интеграции. В качестве примеров можно привести отечественные ИС КМ1556ХП4, ХП6, ХП8, ХЛ8, ранние разработки (середина-конец 1980-х годов) ПЛИС фирм INTEL, ALTERA, AMD, LATTICE и др. Разновидностью этого класса являются ПЛИС, имеющие только одну (программируемую) матрицу «И», например, схема 85C508 фирмы INTEL. Следующий традиционный тип ПЛИС - программируемая макрологика. Они содержат единственную программируемую матрицу «И-НЕ» или «ИЛИ-НЕ», но за счёт многочисленных инверсных обратных связей способны формировать сложные логические функции. К этому классу относятся, например, ПЛИС PLHS501 и PLHS502 фирмы SIGNETICS, имеющие матрицу «И-НЕ», а также схема XL78C800 фирмы EXEL, основанная на матрице «ИЛИ-НЕ»

Вышеперечисленные архитектуры ПЛИС содержат небольшое число ячеек, к настоящему времени морально устарели и применяются для реализации относительно простых устройств, для которых не существует готовых ИС средней степени интеграции. Естественно, для реализации алгоритмов ЦОС они непригодны.

Заключение

В ходе работы мы подробно познакомились с методом совпадений и антисовпадений, узнали классические схемы совпадений и антисовпадений. Узнали какие бывают характеристики схем совпадений, в частности временное разрешение. Также ознакомились с интегральными схемами и местами их применения и в небольшом объеме рассмотрели логические матрицы.

Список литературы

1)       Цитович А.П., Ядерная электроника

2)      Ковальский Е., Ядерная электроника