Материал: Методические указания к лабораторным работам № 1-4 по дисциплине «Микроэлектроника» для студентов направления 16.03.01 «Техническая физика». Коротков Л.Н., Королев К.Г

U

, В

ст=U2

U

вх min

,

Рис. 6. Зависимость выходного напряжения от входного Uвых(Uвх) для стабилизатора напряжений.

Проанализируем теперь работу стабилизатора количественно. Будем рассматривать транзисторный каскад, нагрузкой которого является потребитель стабилизированного напряжения, как линейный четырехполюсник. Его параметры (коэффициент усиления каскада по току KI = dIвых/dIвх; коэффициент усиления каскада по напряжению KU = dUвых/dUвх; входное и выходное сопротивлений, соответственно, Rвх = dUвх/dIвх и Rвых = dUвых/dIвых) связаны с параметрами транзистора, работающего в схеме с общим коллектором следующими соотношениями.

Здесь Rн – сопротивление нагрузки, Rс – сопротивление источника сигнала h21э и h11э – h параметры транзистора для включения по схеме с общим эмиттером. (h11э = Uбэ/Iб Uкэ = const

– входное сопротивление транзистора; h21э = Iк/Iб Uкэ = const – коэффициент передачи по току.)

Используя соотношения (5) и (11), запишем выражение для коэффициента стабилизации однотранзисторного стабилизатора

Учитывая, что KU ≈ 1, а rвх >> r, получим приближенное выражение для коэффициента стабилизации, совпадающее с формулой (6)

Подставив соотношение (8) в (9), определим выражение для максимального тока нагрузки

Рассчитаем теперь выходное сопротивление стабилизатора R/вых по формуле (12). Приняв во внимание, что Rc = Rвых =

Rr ≈ r, что справедливо только для режима стабилизации, по-

R r

лучим:

Сравнение параметров простейшего параметрического стабилизатора (рис. 2) и стабилизатора компенсационного типа (рис. 5) показывает, что использование транзистора позволяет увеличить максимальный ток нагрузки в ImaxCT в (h21э +1) ≈ 50 раз.

10

Остальные параметры – коэффициент стабилизации и выходное сопротивление стабилизатора существенно не изменяются. В этом легко убедиться, подставив в формулы (6), (7), (13) и (16) типичные значения параметров электронных приборов:

r≈ 10 Ом, h11э ≈ 102 Ом, h21э ≈ 102.

2.Порядок выполнения работы

2.1.Подключить источник питания к входным клеммам (Uвх.) макета соблюдая полярность. Ручка регулировки напряжения источника питания должна находится в крайнем левом положении.

2.2.К выходным клеммам макетной платы (Uвых.) подключить вольтметр. Установить предел измерения вольтметра не менее 10 В.

2.3.Снять зависимости выходного напряжения Uвых. от входного напряжения Uвх. при следующих значениях сопротивления нагрузки Rн1 = R2 (тумблер на макете находится в положении «OFF») и Rн2 = R2 || R3 (тумблер на макете находится в положении «ON»). Номинальные значения резисторов макетной платы: R2 = 820 Ом, R3 = 100 Ом.

Изменять Uвх. от 1 до 15 В. Полученные результаты представить в виде таблицы и графика.

2.4.Из полученных экспериментальных зависимостей

Uвых.(Uвх.) определить:

-величину напряжения стабилизации Uст.;

-минимальное значение входного напряжения, при кото-

ром Uвых= Uст. (Uвх min);

-определить коэффициент стабилизации К для двух зна-

чений сопротивлений нагрузки Rн = R2 и Rн = R2 || R3;

- используя данные, полученные при выполнении пункта 3, определить выходное сопротивление Rвых. по формуле:

-при (а) Uвх < Uст.;

-при (б) Uвх > Uст..

-Объяснить различие Rвых. в случаях «а» и «б». 2.5. Сделать вывод к проделанной работе.

3.Контрольные вопросы

3.1.Назначение стабилизаторов напряжения.

3.2.Основные параметры стабилизатора напряжения и способы их определения.

3.3.Нарисовать блок-схему стабилизатора напряжения и пояснить принцип действия.

3.4.Нарисовать электрическую схему стабилизатора напряжения, указать назначение элементов и пояснить принцип действия.

3.5.Нарисовать характеристику Uвых.(Uвх.) для идеального стабилизатора напряжения. Какими параметрами должен обладать идеальный стабилизатор напряжения.

3.6.Обосновать эквивалентную схему (рис. 3) параметрического стабилизатора напряжения. При каких условиях эквивалентная схема адекватна реальной?

3.7.Объяснить полученные в работе результаты.

Библиографический список

1. Практикум по твердотельной электронике / Под. ред. В.И. Петрова и Г.В. Спивака / В.И. Петров, Г.В. Спивак – М.:

МГУ, 1984.

2. Гусев В.Г. Электроника / В.Г. Гусев, Ю.М. Гусев – М.: Высшая школа, 2005.

Лабораторная работа № 2

Статические характеристики и параметры базовой схемы элемента транзисторно-транзисторной логики

Цель работы: изучение электрической схемы и принципа действия базового элемента интегральных микросхем (ИМС) транзисторно-транзисторной логики (ТТЛ), знакомство с методикой экспериментального исследования основных статических характеристик логического элемента цифровой ИМС

Приборы и оборудование: макетная плата, источник питания типа УНИП-5; вольтметры ВК 2-20; В7-23, микроамперметры типа ВК 2-20.

1. Общие сведения

Логическими элементами (ЛЭ) называются функциональные устройства, с помощью которых реализуются логические функции. В алгебре логики оперируют фундаментальным понятием «высказывание», под которым понимают какое-либо утверждение о любом предмете. Если высказывание соответствует истине, оно имеет значение истинности, равное единице, а если не соответствует, то нулю.

Логические элементы дают возможность изображать логические переменные с помощью электрических сигналов (напряжения или тока). Обычно наличие сигнала соответствует цифре 1, а его отсутствие – 0.

Любую логически сложную функцию, отражающую сложное высказывание, можно осуществить используя три типа логических элементов: «И», «ИЛИ», «НЕ» (рис. 1).

Логический элемент «И» реализует операцию логического умножения, (рис. 1, а), ЛЭ «ИЛИ» - функцию логического сложения (рис. 1, б), элемент НЕ - функцию логического отрицания (рис. 1,в).

Два возможных состояния выходного параметра логического элемента могут быть представлены двумя уровнями вы-

13

ходного напряжения или появлением и не появлением выходных импульсов в определенные промежутки времени. В первом случае имеет место потенциальный способ задания логических переменных, во втором – импульсный.

При потенциальном способе задания различают положительную и отрицательную логику.

При положительной логике высокий уровень выходного сигнала соответствует единице (1), а низкий – нулю (0), а при отрицательной логике высокий уровень соответствует нулю (0), а низкий – единице (1).

Рис. 1. Обозначение логических элементов: а- И; б – ИЛИ; в – НЕ

Основные параметры логических элементов:

1.Коэффициент объединения по входу Коб – это число входов микросхемы, с помощью которых реализуется логическая функция.

2.Коэффициент разветвления по выходу Краз показывает, какое число логических входов устройств этой же серии может быть одновременно присоединено к выходу данного логического элемента.

3.Быстродействие, которое характеризуется временем задержки распространения сигналов. Различают время задержки распространения сигнала при включении логического элемента

t1зд,0р , время задержки распространения сигнала при выключении

14

логического элемента t0зд,1р и среднее время задержки распро-

странения tзд рср .

4. Напряжение высокого U1 и низкого U0 уровней (входные Uвх1 и выходные Uвых0 ). Под U1 и U0 понимают номинальные значения напряжений микросхемы в статическом режиме (рис. 2).

5. Пороговые напряжения высокого Uпор1 и низкого Uпор0

уровней (входные Uвх1 пор , Uвх0 пор и выходные Uвых1 пор , Uвых0 пор ).

Под пороговым напряжением понимают наименьшее (Uпор1 ) или наибольшее (Uпор0 ) значения соответствующих уровней, при ко-

тором начинается переход логического элемента в другое состояние (рис. 2).

6.Входные токи I0вх, I1вх при входных напряжениях низкого и высокого уровней.

7.Помехоустойчивость. Статическая помехоустойчивость оценивается как минимальная разность между значениям выходного и входного сигналов данного уровня (рис. 2):

8. Потребляемая мощность Рпот и ток потребления Iпот.

Транзисторно-транзисторные логические элементы широко распространены в технике из-за высокого быстродействия, помехоустойчивости, умеренного потребления энергии, хорошей нагрузочной способности и малой стоимости.

Характерной особенностью ТТЛ является наличие на их входе многоэмиттерных транзисторов (МЭТ), с помощью которых реализуется требуемая логическая функция. Так, у двухвходового ЛЭ (рис. 3) многоэмиттерный транзистор Tм отличается

15

от обычного тем, что у него имеется два эмиттера. В этой схеме используется сложный инвертор, построенный на транзисторах Т2, Т3 и диоде Д.

Рис. 2 а. Типовая передаточная характеристика базового ТТЛ элемента (сплошная линия) и ее кусочно-линейная аппрокси-

мация – пунктир.

Рис. 2 б. Зависимости напряжений в узлахсхемы от Uвх. Uбм — напряжение на базе транзистора Тм, Uб1 — на базе Т1 (коллекторе Тм), Uб2 — на базе Т2 (эмиттере Т1), Uб3 — на базе

Т3 (коллекторе Т1)

При включении схемы, когда выходное напряжение изменяется от U1вых до U0вых, транзистор Т3 закрывается, а транзистор Т2 открывается и работает в активном режиме. Коллекторный ток транзистора Т2 обеспечивает быстрый разряд присоединенных к выходу схемы паразитных емкостей и емкости нагрузки благодаря чему фронт спада выходного импульса получается коротким. При выключении схемы, когда выходное напряжение изменяется от U0 до U1 транзистор Т2 закрывается, а транзистор Т3 открывается и работает в активном режиме. Эмиттерный ток транзистора Т3 обеспечивает быстрый заряд емкостей на выходе схемы, и фронт нарастания выходного импульса оказывается ко-

16

ротким. Таким образом, сложный выходной каскад обеспечивает малые времена фронтов выходного импульса при значительных емкостях нагрузки.

трех транзисторах. При низком напряжении хотя бы на одном из входов схемы соответствующий эмиттерный переход многоэмиттерного транзистора Тм открыт. Коллекторный переход Тм также открыт, и на базе транзистора Т1 подерживается низкое напряжение, недостаточное для его отпирания. Транзисторы Т1 и Т2 закрыты, транзистор Т3 и диод Д открыты и обеспечивают на выходе высокое напряжение U1.

При высоком напряжении U1 на всех входах схемы эмиттерные переходы транзистора Тм закрыты, и ток через коллекторный переход Тм поступает в базу транзистора Т1. Транзисторы Т1 и Т2 находятся в режиме насыщения, и на выходе схемы устанавливается низкое напряжение U0. Транзистор Т3 и диод при этом закрыты, так как разность потенциалов между коллекторами Т1 и Т2 недостаточна для отпирания цепи Т3—Д.

Таким образом, при положительной логике данная схема выполняет логическую операцию И—НЕ.

Рис. 3. Принципиальная электрическая схема логического элемента 2И—НЕ ТТЛ

Транзистор Т1 с резисторами R1 и R2 играет роль фазорасщепляющего каскада и обеспечивает противофазный сигнал для управления транзисторами Т2 и Т3. Транзистор Т1 увеличи-

17

вает порог переключения схемы и повышает помехоустойчивость схемы.

Резистор R3 ограничивает ток в выходном каскаде во время выключения схемы, когда транзистор Т2 еще находится в режиме насыщения, а транзистор Т3 уже открылся. При уменьшении сопротивления R3 уменьшается время выключения схемы, так как транзистор Т3 выводится из режима насыщения большим коллекторным током, протекающим через резистор R3. Однако возрастает мощность, потребляемая схемой при высоких частотах переключения (динамическая мощность). Сопротивление R3 невелико (R3<<Rб, R1, R2) и составляет несколько десятков Ом для быстродействующих схем и несколько сотен Ом для маломощных схем.

В быстродействующих схемах включаются дополнительные диоды Двх (рис. 3), которые ограничивают максимальную амплитуду отрицательных помех на входе.

Типовая передаточная характеристика Uвых = f(Uвх) схемы представлена на рис. 2,а. На рис. 2,б показано, как изменяются при возрастании Uвх величины: Uбм, Uб1, Uб2, Uб3 — напряжения на базах транзисторов Тм, Т1, Т2 и Т3, соответственно, измеренные относительно общего провода.

Обозначим Uбэм, Uбэ1, Uбэ2, Uбэ3 — разность потенциалов между базой и эмиттером, а Uкэм, Uкэ1, Uкэ2, Uкэ3 – между эмиттером и коллектором транзисторов Тм, Т1, Т2 и Т3, соответственно, UД — прямое падение напряжения на диоде Д.

Режим работы транзисторов будет отражать верхний индекс: «н» – насыщение, «от» – отсечка, «а» - активный режим; индексы «п+» и «п–» отражают случаи, когда Uбэ > Uпорог и Uбэ < Uпорог, где Uпорог – пороговое напряжение на база - эмиттерном p – n – переходе транзистора. Транзистор находится в режиме отсечки (ток коллектора Iк 0), если Uбэ < Uпорог), либо в активном режиме, когда выполняется соотношение:Iк Iб, где Iб – ток ба-

18