Материал: От_ЛР4_ЭиС_данные_удалены

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

Рисунок 1.7 - C = 0,8 нс

На рисунке 1.8 представлен уже результат при C = 0,7 нс. Как видно,

такой длительности сигнала недостаточно для корректной работы устройства.

Рисунок 1.8 - C = 0,7 нс

2.ДИНАМИЧЕСКИЙ Т-ТРИГГЕР В БАЗИСЕ И-НЕ

2.1Таблица истинности

Втаблице 2.1 представлена таблица функционирования d-T.

Таблица 2.1 – Таблица функционирования d-T

Входы

Выходы

 

Режим

 

 

 

 

 

C

Q(t)

 

Q(t+1)

 

 

 

 

 

 

0

0

 

0

Хранение

 

 

 

 

 

0

1

 

1

Хранение

 

 

 

 

 

1

0

 

1

Счётный из 0 в 1

 

 

 

 

 

1

1

 

0

Счётный из 1 в 0

 

 

 

 

 

2.2Функциональная схема

На рисунке 1.1 представлена функциональная схема s1-JK. 6

Рисунок 1.1 - Схема d-T

2.3Формула

Ниже представлены формулы схемы для d-T в базисе И-НЕ:

( + 1) = Q(t) ∩ S1(t)

( + 1) = Q(t) ∩ R1(t)

1( + 2) = S(t + 1) ∩ C(t + 1) ∩ R1(t + 1)

1( + 2) = R(t + 1) ∩ C(t + 1) ∩ S1(t + 1)

( + 3) = S1(t + 2) ∩ Q(t + 2) ∩ DOP0(t + 2)

( + 3) = R1(t + 2) ∩ Q(t + 2) ∩ DOP1(t + 2)

2.4Моделирование функциональной схемы

На рисунках 2.2–2.3 представлены результат моделирования d-T в двух режимах.

Рисунок 2.2 - Результат моделирования d-T (Timing)

7

Рисунок 2.3 - Результат моделирования d-T (Functional)

Результат моделирования совпадает со значениями из таблицы функционирования, представленной в таблице 2.1.

2.5Код на HDL

На рисунке 2.4 представлен код описания d-T на VHDL.

Рисунок 1.4 – Код описания d-T на VHDL

2.6Схема из RTL viewer для кода HDL

8

 

На рисунке 2.5 представлена схема из RTL viewer для кода, написанном

на

VHDL.

Схема

соответствует

функциональной

схеме.

Рисунок 1.5 – Схема из RTL viewer для кода d-T

2.7Моделирование устройства, описанного кодом HDL

На рисунках 2.6–2.7 представлены результаты моделирования d-T,

описанного на VHDL.

Рисунок 1.6 - Результат моделирования d-T (Timing)

9

Рисунок 2.7 - Результат моделирования d-T (Functional)

Результат моделирования совпадает со значениями из таблицы функционирования, представленной в таблице 2.1.

2.8Исследование минимального порога длительности активного

уровня управляющего сигнала

На рисунке 2.8 представлен результат моделирования при длительности активного уровня сигнала C = 1,5 нс.

Рисунок 2.8 - C = 1,5 нс

На рисунке 2.9 представлен уже результат при C = 1,4 нс.

Рисунок 2.9 - C = 1,4 нс

Минимальный порог длительности – 1,5 нс.

10

Источник: https://studfile.net/preview/16587277/