Материал: 2160

6.Начертите схему последовательного суммирующего счетчика, объясните принцип его работы.

7.Какой счетчик называется декрементным?

В ОЗУ информационные коды постоянно меняются, а при отклю-

чении питания пропадают. В ПЗУ хранятся управляющие работой микропроцессора программы, константы, таблицы и другая информация, которая сохраняется даже при отключении питания.

ОЗУ подразделяются на статическую память SRAM, динамическую – DRAM регистровую (сверхоперативную) RG.

Широкое распространение имеют такжеИпрограммируемые логические интегральные схемы – ПЛИС (CPLD, FPGA и т.д.) – с большим выбором логических элементов и устройств на одном кристалле.

Элементы памяти и ячейки памяти

В зависимости от типа запоминающих устройств (ЗУ) элементом памяти (ЭП) может быть:

1) триггер;

56

2)миниатюрный конденсатор;

3)КМОП-транзистор (CMOS) с дополнительным «плавающим затвором»;

4)плавкая перемычка (запись осуществляется ее прожигом). Упорядоченный набор ЭП образует ячейку памяти (ЯП). Количе-

натуральных ч сел от 0 до 2m – 1.

ЗУ представляет со ой пакет ячеек памяти. Каждая ЯП имеет свой номер (адрес) в ЗУ. Адрес ячейки представлен двоичным кодом. Этот код должен меть n разрядов, если ЗУ содержит 2n ЯП (рис. 1.50).

Емкость ЗУ обычно записывается в виде произведения 2 · m, где

2n – число ЯП в ЗУ, m – длина слова (ЯП). Например, для микросхемы 537РУ17 ее емкость запишется 8К·8, что означает 8·1024 = 8192 ЯП размером в 1 байт.

Электростатическое ОЗУ

В качестве ЭП чаще всего здесь используется простейший D- триггер. В микросхеме 537РУ10 каждая ЯП состоит из восьми триггеров, и располагаются они на кристалле в виде прямоугольной матрицы

(см. рис. 1.51,а).

57

чтения), вырабатываемыебАблоком управления.

– n адресных входов: A0, A1, …, An-1;

– двунаправленная восьмиразрядная шина данных;

на данном входе в ОЗУ производится запись байта, а при высоком уровне может выполняться чтение, когда ОЕ 0;

– внутренние сигналы EO, DI и WR (вывода, ввода, записи-

Доступ к произвольной ЯПi здесь производится с помощью прямоугольного дешифратора, состоящего из двух обычных дешифраторов: DCc – дешифратор столбцов и DCr – дешифратор строк (рис. 1.51). На дешифратор столбцов DCc отводится k первых адресных линий (A0, A1,

ло строк – 2n-k, то есть общее число обслуживаемых ЯП будет s =2k·2n-k

этим входам прямоугольный дешифратор (DCc – DCr) определяет запрашиваемую ЯПi. Инверсные входные сигналы при этом имеют следующий смысл.

Инверсный вход Chip Select (CS) во всех микросхемах, где он встречается, служит для при-

58

ведения схемы в рабочее состояние низким уровнем сигнала на этом входе. Если CS 1, микросхема не выбрана. С поступлением сигнала

CS 0 микросхема включается в рабочий режим и начинает реагировать

на входные сигналы WE и ОЕ.

В режиме записи подается импульсный сигнал WE 0 (строб записи), и, независимо от сигнала ОЕ, внутренний сигнал EO (см. рис.

С1.52) тоже равен нулю. По этому сигналу открывается триггер, соответствующий ЭПj, где определяется по сигналам на линиях Yr и Yc. При этом с гнал с вывода DIOJ (DIO – Digital Input-Output) запишется в ви-

де нового состоян я триггера с номером (i,j).

еслиРепрограмм руемые ПЗУ

М кросхемы РПЗУ допускают многократное, более 100 000 циклов перепрограмм рование пользователем. ЭП в этих РПЗУ собраны на КМОП-транзбАсторах с дополнительным «плавающим затвором». Толщина золяц плавающего затвора ̴ 200 ангстрем. Информация считается стертой, на всех ЭП установлен высокий уровень. В режиме программ рован я на вы ранный ЭП, куда необходимо записать 0, подается импульс, который наводит заряд на плавающем затворе.

Стирание в EPROM осуществляется ультрафиолетовым излучением, а в EEPROM и FLASH – электрически. При этом все ЭП переводятся в состояние 1. Стандартной микросхемой EPROM является 573РФ2 с организацией 2К·8 и тристабильными выводами. Внешняя организация различных стандартных микросхемДРПЗУ представлена на рис. 1.54.

И Рис. 1.54. Примеры обозначения и внешней организации РПЗУ

Здесь вход Upr – напряжение программирования. Микросхема EEPROM КР1601РР3 дополнена управляющими сигналами: PR – разрешение программирования и ER – разрешение стирания.

59

Во флеш-памяти толщина изоляции плавающего затвора меньше, чем у EEPROM, поэтому при перепрограммировании здесь используется туннельный эффект. Флеш-ПЗУ отличается от EEPROM еще и тем, что стирание производится не каждой ячейки отдельно, а всей микросхемы в целом или блока матрицы памяти.

Однократно программируемые ПЗУ (PROM)

В качестве ЭП здесь используются плавкие перемычки, которые в процессе программ рования пережигаются импульсами тока.

перемычкинет (fi = 1), то DOj = 0.

сигнала, транз стор открыт и выходной сигнал DOj = 0. Если перемыч-

ПрограммируемыебАлогические матрицы

Переж ган ем перемычек в ППЗУ записывается программа или

данные. Выходной с гнал DOj здесь определяется логическим выражением, которое задается соответствующей д.н.ф. Поэтому с помощью ROM и PROM с n адресными входами и m выходами можно реализовать m различных логических функций с n переменными.

Программируемые логические матрицы (ПЛМ) используются для реализации схем различных КЛУ. этого необходимо представить их логические функции в д.н.ф. и запрограммировать их прожигом пере-

Данная ПЛМ рассчитана на реализацию двух логических функций от трех переменных: y1 = f1(x1, x2, x3) и y2 = f2(x1, x2, x3). Уровень напряжения на выходе y1 будет высоким (y1 = 1), если открыт хотя бы один транзистор из шести в ряду y1→R1→»земля». В этом случае через резистор R1 течет ток и падение напряжения на нём будет иметь высокий уровень. Через резистор R1 ток не будет течь лишь тогда, когда все транзисторы данного ряда закрыты. В последнем случае имеем электронную реализацию элемента ИЛИ. Следовательно, два нижних ряда из транзисторов работают как комбинационное логическое устройство ИЛИ.

Теперь рассмотрим вертикальную линию &1, которая работает как И. Линии &2, &3, &4, &5, &6 работать будут аналогично, но мы пока их рассматривать не будем. Вход x1 соединяется с данной линией

60