Материал: 2160

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

двумя ветвями: прямой ветвью, проходящей через верхний диод, и инверсной, проходящей через элемент НЕ и нижний диод.

Си бА Д Рис. 1.54. Программируемая логическаяИматрица

Сначала рассмотрим только прямую ветвь, а его инверсную ветвь и ветви входов x2 и x3 пережжем. Если вход x1 = 0 (заземлен), то ток будет течь от источника питания по цепочке:

E→r1→ «прямая ветвь» → x1→ «земля».

Тогда в точке А будет низкий уровень напряжения (напряжение в точке А будет соизмеримо с падением напряжения на диоде при его прямом включении) и тока в базовой цепи транзистора, база которого подключена к линии &1, не будет. Транзистор будет заперт, и на первом входе элемента ИЛИ, имеющего выход y1 (верхний ряд транзисторов) будет 0.

61

Если вход x1 = 1 (на него подан высокий уровень напряжения), то верхний диод будет включен в обратном направлении, из точки А ток потечет в базовую цепь транзистора линии &1, откроет его, и на выходе элемента ИЛИ будет 1 (y1 = 1).

Таким образом, получена логическая функция y1 = x1 – пустое преобразование. Логическую функцию y1 x1 на данной ПЛМ можно получить, если оставить только инверсную ветвь, а его прямую ветвь и

Сис лин ей &1, пережечь. В такой ПЛМ y1 = 1 только в том случае, когда одновременно будут выполняться условия: x1 = 0, x2 = 1 и x3 = 0. При невыполнен лю ого из них y1 = 0, поскольку потенциал в точке А будет меть н жн й уровень.

ветви входов x2 и x3 пережечь. А чтобы, например, реализовать функ-

цию y1 x1x2x3, надо оставить инверсную ветвь входа x1, прямую – вхо-

да x2, нверсную – входа x3, а все остальные ветви, соединяющие входы

ледовательно, вертикальная линия &1 реализует функцию элементарной конъюнкц и или элемент И с n входами (в данном случае n = 3). Аналог чно ра отают линии &2, &3, &4, &5 и &6. Элемент ИЛИ объед няет эти конъюнкции в д.н.ф.

Применение ПЛМ для реализации произвольного КЛУ

Пусть тре уется запрограммировать работу КЛУ с тремя входами (x1, x2 и x3) и двумя выходами (y1 и y2). Таблица истинности этого КЛУ имеет вид

 

 

 

 

 

 

 

x1

0 1 0 1 0 1 0 1

 

x1

 

бА

x2

 

 

 

 

 

 

 

 

x2

0 0 1 1 0 0 1 1

 

 

 

 

 

 

 

 

 

x3

0 0 0 0 1 1 1 1

 

x3 .

 

 

 

 

 

 

 

 

y1

0 1 0 0 0 1 1 1

 

y1

 

 

 

 

 

 

 

 

y

2

 

 

0

0

0

1

1

1

0

1

 

y

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Д2

 

По данной таблице сначала составляем совершенные д.н.ф. для

логических функций y1

и y2. Затем упрощаем их с помощью преобразо-

ваний булевой алгебры, получая минимальные д.н.ф.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

И

y1 x1

x

2

x

3 x1

x

2x3

 

x1x2x3 x1x2x3

x1

x

2

x2x3 ;

(1.31)

y2 x1x2

x

3

x1

x

2x3 x1

x

2x3

x1x2x3 x1x2

x

2x3 x1x3.

(1.32)

Для реализации конъюнкций д.н.ф. y1 используем линии &1 и &2, а перемычки между коллекторами транзисторов ряда y1 и линиями &3, &4, &5 и &6 пережигаем. Для реализации конъюнкций д.н.ф. y2 используем линии &3, &4 и &5, а перемычки между коллекторами транзисто-

62

ров ряда y2 и линиями &1, &2 и &6 пережигаем. Осуществив необходи-

мые пережигания перемычек для набора требуемых конъюнкций в со-

ответствующих линиях, получим схему КЛУ, которую требовалось по-

лучить (см. рис. 1.55).

 

 

 

 

 

 

 

 

 

 

+E

 

 

 

 

 

 

 

 

 

 

 

E

 

r1

r2

 

r3

r4

 

r5

 

r6

 

 

 

 

A

 

 

 

 

 

 

 

 

 

 

 

x1

 

 

 

 

 

 

 

 

 

 

 

 

С

 

 

 

 

 

 

 

 

 

a

 

и

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

b

 

 

 

 

 

 

 

 

 

 

x2

бА

 

 

 

 

 

c

 

 

 

d

 

x3

 

 

 

 

 

e

 

 

 

f

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

2

3

 

4

5

 

6

 

 

 

 

 

 

Д

E

 

 

 

 

 

 

x1x2

 

x2x3

 

 

 

 

 

 

 

y1

 

 

R1

 

 

 

 

 

И

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

y2

 

 

R2

 

 

 

x1x2

x2x3 x1x3

 

 

 

 

&1

 

&2

&3

&4

&5

 

&6

 

 

 

Рис.1.55. Реализация функций:

y

x x

 

x

x

;

 

 

1

1

2

2

3

 

 

 

 

 

 

 

 

y2 x1x2 x2x3 x1x3

 

 

 

 

 

63

 

 

 

 

 

 

 

 

Преобразование совершенных д.н.ф. в минимальные значительно упрощает схемы, получаемые с помощью ПЛМ. Из данного примера видно, что это преобразование позволило сократить нам число разных элементарных конъюнкций с семи до пяти (конъюнкция x1x2x3 в непреобразованной д.н.ф. использовалась как в y1, так и в y2), поэтому соответствующая ей И-линия может использоваться для подсоединения к ней коллекторов соответствующих транзисторов обоих транзисторных рядов.

Реальные ПЛМ могут иметь достаточно большое число входов,

И-л н й, выходов. Но это не избавляет от необходимости минимиза-

ции д.н.ф. Для эт х целей используют различные алгоритмы и методы.

Один з так х алгор тмов реализован в среде турбо-паскаль автором

С

 

 

 

 

 

 

 

 

 

 

данных строк.

 

 

 

 

 

 

 

 

 

 

 

Контрольные вопросы и задания

1.

Почему в микропроцессорных системах необходимо исполь-

 

зован е двух

памяти – ОЗУ и ПЗУ?

видов

 

 

 

 

 

 

 

 

 

 

2.

Каково основное назначение ПЗУ и ОЗУ?

3.

Что означают понятия «элемент памяти» и «ячейка памяти»?

4.

Что используют в качестве элемента памяти в электростатиче-

 

ских ОЗУ и репрограммируемых ПЗУ?

5.

Объясните принцип работы электростатического ОЗУ, его

 

структуру (см. рис. 1.51) и реализацию режимов записи и чте-

 

ния под управлением сигналов OE, CS, WE (см. рис. 1.52).

6.

бАНазовите виды РПЗУ и используемые в них способы стирания

 

информации.

 

 

 

 

 

 

 

 

 

 

7.

Чем флеш-ПЗУ отличается от EEPROM?

8.

Что используют в качестве элемента памяти в однократно про-

 

граммируемых ПЗУ (PROM)?

 

 

 

 

 

9.

 

Д

Для каких целей используются ПЛМ?

 

 

 

 

 

 

 

 

 

 

 

И

 

 

 

 

 

 

 

 

10. Реализуйте на ПЛМ электронную схему КЛУ с тремя входами (x1, x2 и x3) и двумя выходами (y1 и y2), для которых

y1 x1x2 x2x3 x1x3; y2 x1x2 x2x3 x1x3.

11. Реализуйте на ПЛМ комбинированную логическую схему с тремя входами (x1, x2 и x3) и двумя выходами (y1 и y2), для которых

y1 x1x2x3 x1x2x3 x1x2x3 x1x2,x3 x1x2x3; y2 x1x2x3 x1x2x3 x1x2x3.

12. Можно ли ПЛМ применять при проектировании ПЗУ?

64

Практическое занятие №11

ИНТЕРФЕЙС SPI

Цельи занятия: изучить структуру и принцип действия интер-

фейса SPI; закрепить полученные знания на конкретных примерах.

Краткие теоретические сведения

 

Интерфейс (англ. Interface) – общая граница (среда) между двумя

информац онно связанными объектами,

а требования к такой границе

определяются некоторыми правилами. В информатике под интерфейсом

имеют в в ду совокупность унифицированных программных и техниче-

Сских средств

прав л (протоколов, описаний и т.д.), обеспечивающих

взаимодейств

устройств и программ.

 

В самом ш роком смысле интерфейс слишком сложное понятие.

Но нас прежде всего интересуют простые способы передачи данных

между

 

 

кропроцессорной системы (между контроллером и

объектами

 

 

датч ками, контроллером и исполнительными механизмами, между от-

дельными запом нающими устройствами различного назначения).

Именно эти спосо ы, реализуемые с помощью электронных схем и дан-

ных, и будут являться у нас интерфейсом.

 

Рассмотрим о ычный циклический регистр сдвига на D-

триггерах с динамическим управлением (см. рис. 1.45). Вместо прими-

тивного источника тактовых импульсов (ключа C) присоединим к нему

тактовый генератор

CLK, разделим его пополам и половинки разнесем

 

бА

на некоторое расстояние, сохранив при этом все связи между входами и

выходами D-триггеров. В результате получим следующую простую

схему (см. рис. 1.56):

 

Д

 

 

 

MISO

 

 

 

MOSI

 

 

 

 

ИSLAVE

 

 

 

SCLK

 

CLK

MASTER

 

 

Рис.1.56. Принципиальная схема идеи, на которой создан интерфейс SPI

Левой половинке присвоим имя MASTER (главный), а другой – SLAVE (слуга). Линиям связи между ними дадим такие названия:

MISO (Master Input, Slave Output) – вход мастера, выход Slave; MOSI (Master Output, Slave Input) – выход мастера, вход Slave.

65

Источник: https://studfile.net/preview/16408217/