Материал: 9015

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

Philips Semiconductors

Product specification

 

 

PowerMOS transistor

BUK102-50GL

Logic level TOPFET

 

 

 

100

RDS(ON) / mOhm

BUK102-50GL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VIS / V =

3

3.5

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4.5

 

50

 

 

 

 

 

5

 

0

 

 

 

 

 

 

 

0

 

 

20

40

60

80

 

 

 

 

 

ID / A

 

 

 

Fig.8.

Typical on-state resistance, Tj

= 25 ˚C.

 

RDS(ON) = f(ID); parameter VIS; tp = 250 ms

 

ID / A

 

 

 

 

BUK102-50GL

100

 

 

 

 

 

 

 

80

 

 

 

 

 

 

 

60

 

 

 

 

 

 

 

40

 

 

 

 

 

 

 

20

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

0

 

1

2

3

4

5

6

 

 

 

 

VIS / V

 

 

 

Fig.9.

Typical transfer characteristics, Tj = 25 ˚C.

ID = f(VIS) ; conditions: VDS = 10 V; tp = 250 ms

 

30

gfs / S

 

 

BUK102-50GL

 

 

 

 

 

 

 

 

20

 

 

 

 

 

 

 

10

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

0

 

 

50

 

100

 

 

 

 

 

 

ID / A

 

Fig.10.

Typical transconductance, Tj

= 25 ˚C.

 

gfs = f(ID); conditions: VDS = 10 V; tp = 250 ms

 

a

Normalised RDS(ON) = f(Tj)

1.5

 

 

 

 

 

 

1.0

 

 

 

 

 

 

0.5

 

 

 

 

 

 

0

 

 

 

 

 

 

-60

-40 -20

0

20

40

60

80 100 120 140

 

 

 

 

Tj /

C

 

Fig.11. Normalised drain-source on-state resistance.

a = RDS(ON)/RDS(ON)25 ˚C = f(Tj); ID = 25 A; VIS = 5 V

td sc / ms

 

BUK102-50GL

10

 

 

 

 

PDSM

1

 

 

0.1

 

 

0.1

1

10

 

PDS / kW

 

Fig.12. Typical overload protection characteristics.

td sc = f(PDS); conditions: VIS

³ 4 V; Tj = 25 ˚C.

PDSM%

 

 

 

 

 

 

 

 

 

120

 

 

 

 

 

 

 

 

 

 

100

 

 

 

 

 

 

 

 

 

 

80

 

 

 

 

 

 

 

 

 

 

60

 

 

 

 

 

 

 

 

 

 

40

 

 

 

 

 

 

 

 

 

 

20

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

-60

-40

-20

0

20

40

60

80

100

120

140

 

 

 

 

 

Tmb / C

 

 

 

 

Fig.13. Normalised limiting overload dissipation. PDSM% =100×PDSM/PDSM(25 ˚C) = f(Tmb)

January 1993

6

Rev 1.200

Philips Semiconductors

Product specification

 

 

PowerMOS transistor

BUK102-50GL

Logic level TOPFET

 

 

 

Energy & Time

 

 

 

 

BUK102-50GL

1.5

 

 

 

 

 

 

 

 

 

 

Energy / J

 

 

 

 

1.0

 

 

 

 

 

 

 

 

 

 

Time / ms

 

 

 

 

0.5

 

 

 

 

 

 

 

 

 

 

 

 

Tj(TO)

 

 

0

 

 

 

 

 

 

 

-60

-20

20

60

100

140

180

220

 

 

 

Tmb / C

 

 

 

Fig.14. Typical overload protection characteristics. Conditions: VDD = 13 V; VIS = 5 V; SC load = 30 mW

ID / A

 

 

 

 

 

 

 

 

BUK102-50GL

50

 

 

 

 

 

 

 

 

 

40

 

 

 

 

 

 

 

 

 

30

 

 

 

 

 

 

 

typ.

20

 

 

 

 

 

 

 

 

 

10

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

50

 

 

 

 

60

 

 

 

70

 

 

 

 

 

VDS / V

 

 

 

Fig.15. Typical clamping characteristics, 25 ˚C.

ID = f(VDS); conditions: VIS = 0 V; tp

£ 50 ms

VIS(TO) / V

 

 

 

 

 

 

 

2

 

 

 

 

max.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

typ.

 

 

 

 

1

 

 

 

 

min.

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

-60

-40

-20

0

20

40

60

80

100

120 140

 

 

 

 

 

Tj /

C

 

 

 

 

Fig.16.

Input threshold voltage.

VIS(TO) = f(Tj); conditions: ID = 1 mA; VDS = 5 V

IIS / uA

 

 

 

BUK102-50GL

500

 

 

 

 

400

 

 

 

 

300

 

 

 

 

200

 

 

 

 

100

 

 

 

 

0

 

 

 

 

0

2

4

6

8

 

 

VIS / V

 

 

Fig.17. Typical DC input characteristics, Tj = 25 ˚C. IIS = f(VIS); normal operation

IIS / mA

BUK102-50GL

5

PROTECTION LATCHED

4

 

 

 

 

 

 

 

 

 

 

3

 

RESET

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

1

 

 

 

 

NORMAL

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

0

 

2

 

 

4

 

6

 

 

8

 

 

 

 

 

VIS / V

 

 

 

 

 

Fig.18.

Typical DC input characteristics, Tj = 25 ˚C.

IISL = f(VIS); overload protection operated Þ ID = 0 A

IS / A

 

 

 

 

 

 

BUK102-50GL

200

 

 

 

 

 

 

 

 

 

 

150

 

 

 

 

 

 

 

 

 

 

100

 

 

 

 

 

 

 

 

 

 

50

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8

2

 

 

 

 

 

VSD / V

 

 

 

 

 

Fig.19. Typical reverse diode current, Tj = 25 ˚C. IS = f(VSDS); conditions: VIS = 0 V; tp = 250 ms

January 1993

7

Rev 1.200

Philips Semiconductors

Product specification

 

 

PowerMOS transistor

BUK102-50GL

Logic level TOPFET

 

 

 

 

VDD

RL

 

TOPFET

D

 

I

D.U.T.

P

RI

 

VIS

S

 

ID measure

 

0V

 

0R1

Fig.20. Test circuit for resistive load switching times.

RESISTIVE TURN-ON

 

BUK102-50GL

15

 

 

 

 

VDS / V

 

 

 

 

 

ID / A

10

 

90%

 

 

 

 

td on

 

tr

 

 

 

 

VIS / V

5

 

 

 

10%

10%

 

 

 

 

 

0

 

 

 

0

 

10

20

 

 

Time / us

 

Fig.21. Typical switching waveforms, resistive load.

VDD = 13 V; RL = 1.1

Ω; RI = 50

Ω, Tj = 25 ˚C.

RESISTIVE TURN-OFF

 

BUK102-50GL

15

 

 

 

 

VDS / V

ID / A

 

 

10

90%

 

td off

 

 

VIS / V

 

tf

 

 

5

 

 

90%

 

 

 

 

10%

0

 

 

0

10

20

Time / us

Fig.22. Typical switching waveforms, resistive load. VDD = 13 V; RL = 1.1 Ω; RI = 50 Ω, Tj = 25 ˚C.

 

VDD = VCL

LD

 

t p : adjust for correct ID

 

TOPFET

D

 

I

D.U.T.

P

R I

 

VIS

S

 

ID measure

 

0V

 

0R1

Fig.23. Test circuit for inductive load switching times.

 

INDUCTIVE TURN-ON

 

BUK102-50GL

10

VDS / V

 

ID / A

 

 

 

 

 

90%

 

td on

tr

 

5

 

 

VIS / V

 

 

 

 

10%

 

 

10%

 

 

0

 

 

 

 

0

10

20

Time / us

Fig.24. Typical switching waveforms, inductive load.

VDD = 13 V; ID = 11 A; RI = 50

Ω, Tj = 25 ˚C.

INDUCTIVE TURN-OFF

BUK102-50GL

 

ID / A

 

10

90%

VDS / V

 

td off

tf

5

90%

 

 

VIS / V

 

 

 

10%

0

 

 

-1

 

 

0

10

20

Time / us

Fig.25. Typical switching waveforms, inductive load. VDD = 13 V; ID = 11 A; RI = 50 Ω, Tj = 25 ˚C.

January 1993

8

Rev 1.200

Philips Semiconductors

Product specification

 

 

PowerMOS transistor

BUK102-50GL

Logic level TOPFET

 

 

 

EDSM%

 

 

 

 

 

 

 

 

 

120

 

 

 

 

 

 

 

 

 

 

110

 

 

 

 

 

 

 

 

 

 

100

 

 

 

 

 

 

 

 

 

 

90

 

 

 

 

 

 

 

 

 

 

80

 

 

 

 

 

 

 

 

 

 

70

 

 

 

 

 

 

 

 

 

 

60

 

 

 

 

 

 

 

 

 

 

50

 

 

 

 

 

 

 

 

 

 

40

 

 

 

 

 

 

 

 

 

 

30

 

 

 

 

 

 

 

 

 

 

20

 

 

 

 

 

 

 

 

 

 

10

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

0

20

 

40

60

80

100

120

 

140

 

 

 

 

Tmb / C

 

 

 

 

Fig.26. Normalised limiting clamping energy.

EDSM% = f(Tmb); conditions: ID = 25 A; VIS = 10 V

VDS

 

 

V(CL)DSS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

VDD

 

 

 

 

+

 

VDD

0

 

 

 

 

 

 

 

 

 

ID

 

 

 

 

L

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

 

 

 

VDS

-

 

 

 

 

 

 

 

 

 

 

 

VIS

 

 

 

 

D

 

 

 

 

 

 

TOPFET

 

 

 

 

 

 

 

 

 

 

 

 

-ID/100

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

 

I

 

D.U.T.

 

 

 

 

 

P

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Schottky

 

 

R 01

 

 

 

 

RIS

 

 

S

 

shunt

 

 

Fig.27.

Clamping energy test circuit, RIS

= 50 Ω.

E

DSM

= 0.5 × LI2

× V

 

/(V

(CL )DSS

- V

)

 

 

 

D

(CL )DSS

 

DD

 

 

Idss

 

 

 

 

 

 

 

 

 

1 mA

 

 

 

 

 

 

 

 

 

 

100 uA

 

 

 

 

 

 

 

 

 

 

10 uA

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

typ.

 

 

1 uA

 

 

 

 

 

 

 

 

 

 

100 nA

 

 

 

 

 

 

 

 

 

 

0

 

20

40

60

 

80

100

120

140

 

 

 

 

 

Tj / C

 

 

 

 

Fig.28. Typical off-state leakage current. IDSS = f(Tj); Conditions: VDS = 40 V; IIS = 0 V.

Iiso normalised to 25 C

1.5

 

 

 

 

 

 

1

 

 

 

 

 

 

0.5

 

 

 

 

 

 

-60

-20

20

60

100

140

180

 

 

 

Tj / C

 

 

 

Fig.29. Normalised input current (normal operation). IIS/IIS25 ˚C = f(Tj); VIS = 5 V

Iisl normalised to 25 C

1.5

 

 

 

 

 

 

1

 

 

 

 

 

 

0.5

 

 

 

 

 

 

-60

-20

20

60

100

140

180

 

 

 

Tj / C

 

 

 

Fig.30. Normalised input current (protection latched). IISL/IISL25 ˚C = f(Tj); VIS = 5 V

January 1993

9

Rev 1.200

Philips Semiconductors Product specification

PowerMOS transistor

BUK102-50GL

Logic level TOPFET

 

MECHANICAL DATA

 

Dimensions in mm

4,5

Net Mass: 2 g

max

10,3

 

max

1,3

3,7

 

2,8

5,9

 

min

 

15,8

 

max

3,0 max

3,0

not tinned

 

 

 

13,5

 

 

 

min

 

1,3

 

 

 

max

1 2 3

 

 

(2x)

 

0,9 max (3x)

0,6

 

 

 

 

2,54 2,54

 

2,4

 

 

 

Fig.31. TO220AB; pin 2 connected to mounting base.

Notes

1.Accessories supplied on request: refer to mounting instructions for TO220 envelopes.

2.Epoxy meets UL94 V0 at 1/8".

January 1993

10

Rev 1.200

Источник: https://studfile.net/preview/16504030/