Материал: ЭИС лаб 7_данные_удалены
Министерство науки и высшего образования Российской Федерации
Федеральное государственное бюджетное образовательное учреждение высшего образования
«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ» (ТУСУР)
Кафедра комплексной информационной безопасности электронновычислительных систем (КИБЭВС)
ПРИМЕНЕНИЕ РЕГИСТРОВ И СЧЁТЧИКОВ
Отчет по лабораторной работе №7
по дисциплине «Электроника и схемотехника» вариант № 17
Студент гр.
Руководитель
..2022
Томск 2022
Введение
Цель работы – овладеть навыками совместного применения регистров и счётчиков.
В ходе данной лабораторной работы требуется выполнить следующие задачи:
1. Составить таблицу истинности для функций, представленных ниже
====
2. Собрать схему, используя встроенные блоки регистров, для выполнения 4-х параллельных операций полубайтом. Организовать приём и выдачу данных согласно варианту, который указан на рисунке 1.
Рисунок 1 – Вариант задания
3.Спроектировать схемы, которые с помощью регистров обеспечат «чистый» выходной сигнал для асинхронных счётчиков из лабораторной работы №5
4.Промоделировать работу всех схем в двух режимах: Timing и
Functional, а также сравнить результаты моделирования с составленными таблицами истинности.
5. Используя заданный вариантом язык описания аппаратуры, описать и промоделировать устройства. Вариант: VHDL.
2
1 ВЫЧИСЛИТЕЛЬ ФУНКЦИИ
1.1Таблица истинности
Втаблице 1.1 представлена таблица истинности для вычисляемых функций.
Таблица 1.1 – Таблица истинности для вычисляемых функций
|
|
Входы |
|
|
|
Выходы |
|
||
|
|
|
|
|
|
|
|
|
|
X |
Y |
|
Z |
W |
F18 |
F17 |
|
F16 |
F15 |
|
|
|
|
|
|
|
|
|
|
0 |
0 |
|
0 |
0 |
1 |
1 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
0 |
0 |
|
0 |
1 |
0 |
0 |
|
0 |
0 |
|
|
|
|
|
|
|
|
|
|
0 |
0 |
|
1 |
0 |
0 |
0 |
|
0 |
0 |
|
|
|
|
|
|
|
|
|
|
0 |
0 |
|
1 |
1 |
1 |
1 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
0 |
1 |
|
0 |
0 |
1 |
0 |
|
0 |
1 |
|
|
|
|
|
|
|
|
|
|
0 |
1 |
|
0 |
1 |
0 |
1 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
0 |
1 |
|
1 |
0 |
0 |
0 |
|
0 |
1 |
|
|
|
|
|
|
|
|
|
|
0 |
1 |
|
1 |
1 |
1 |
1 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
1 |
0 |
|
0 |
0 |
1 |
0 |
|
0 |
0 |
|
|
|
|
|
|
|
|
|
|
1 |
0 |
|
0 |
1 |
0 |
1 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
1 |
0 |
|
1 |
0 |
0 |
0 |
|
1 |
1 |
|
|
|
|
|
|
|
|
|
|
1 |
0 |
|
1 |
1 |
1 |
1 |
|
0 |
0 |
|
|
|
|
|
|
|
|
|
|
1 |
1 |
|
0 |
0 |
0 |
1 |
|
1 |
0 |
|
|
|
|
|
|
|
|
|
|
1 |
1 |
|
0 |
1 |
1 |
0 |
|
0 |
0 |
|
|
|
|
|
|
|
|
|
|
1 |
1 |
|
1 |
0 |
1 |
0 |
|
1 |
0 |
|
|
|
|
|
|
|
|
|
|
1 |
1 |
|
1 |
1 |
0 |
1 |
|
0 |
0 |
|
|
|
|
|
|
|
|
|
|
1.2 Функциональная схема
На рисунке 1.2.1 представлена функциональная схема для вычислителя
функций.
3
Рисунок 1.2.1 – Функциональная схема для вычислителя функций
1.3 Моделирование функциональной схемы
На рисунках 1.3.1 и 1.3.2 представлено моделирование функциональной схемы, в двух режимах работы.
Рисунок 1.3.1 – Моделирование в режиме Timing
Рисунок 1.3.2 – Моделирование в режиме Functional
4
1.4 Код на HDL
На рисунке 1.4.1 представлено изображение кода описания устройства на VHDL.
Рисунок 1.4.1 – Код описания устройства на VHDL
1.5 Схема из RTL viewer для кода на HDL
На рисунке 1.5.1 представлена схема из RTL для кода, написанного на
VHDL.
5