Материал: Гольденберг Л.М. Импульсные и цифровые устройства учебник

Нетрудно убедиться в том, что после девятого входного им­ пульса в триггерах Г] и Г4 записаны 1; десятый импульс устано­ вит все разряды счетчика в положение 0, после чего счет начнет­

Рис. 10.7

выполнить в виде кольцевых счетчиков. Кольцевой счетчик пред­ ставляет собой, по существу, замкнутый в кольцо сдвигающий регистр, в котором всегда только одна ячейка (триггер) нахо­ дится в состоянии 1; сдвиг 1 происходит под действием поступаю­ щих на вход счетчика импульсов.

Кольцевой счетчик (рис. 10.8), состоящий из т триггеров, ра­ ботает следующим образом. После подачи k-ro входногоимпуль­ са (например, второго) только один триггер (например, Т2) на­ ходится в состоянии «включено» (состояние 1), а все остальные

триггеры — в состоянии «выключено» (состояние 0). При подаче (£ + 1)-го входного импульса в положение «включено» перейдет только триггер, следующий за ранее включенным (в данном при­ мере Гз), а все остальные окажутся в состоянии «выключено».

Всчетчике, показанном на рис. 10.8, схемы И обеспечивают подачу входного импульса только в тот триггер, который нахо­ дится в состоянии «включено», указанный триггер переходит в состояние «выключено» и возникающий при этом импульс пере­ водит следующую ячейку (Г3) в состояние «включено».

Вкачестве выходного импульса счетчика можно использовать,

например, выходной импульс (ш — 1)-го триггера, появляющийся под действием т-го входного импульса. Кольцо может быть за­ мкнутым или разомкнутым,.т. е. состояние «включено» может пе­

458

реходить от т-го триггера кольца к первому автоматически, или же первый триггер в это состояние вводят специальным устрой­ ством в начале каждого цикла.

Кольцевые счетчики могут работать с любым основанием

ше, чем в десятичных счетчиках, рассмотренных выше. Но зато здесь способ фиксации (и индикации) десятичной цифры оказы­ вается более естественным, чем в десятичных счетчиках.

Заметим, что кольцевой счетчик работает подобно коммута­ тору: каждый последующий импульс включает очередную ячейку; поэтому кольцевые счетчики и применяются прежде всего в ка­ честве электронных коммутаторов.

10.3.4. СЧЕТЧИКИ НА ИНТЕГРАЛЬНЫХ СХЕМАХ

Все более широкое применение получают цифровые счетчики, построенные на интегральных компонентах. При этом, в каче­

стве базовых элементов используются различные типы счетных триггеров, или субсистемы двоичных регистров.

Особенности структур счетчиков на ИС связаны, в частности, с тем, что в них отсутствуют специальные элементы задержки и при их синтезе используются, как правило, логические элементы

459

из одного интегрального комплекса, причем эти элементы — по­ тенциального типа.

Рассмотрим в качестве примера суммирующий счетчик по мо­ дулю k = 22 с последовательным переносом на Т — триггерах (рис. 10.9). Порядок переключений триггеров счетчика опреде­

Рис. шло

число входных импульсов, а через Q' и Q" — соответственно вы­ ходы триггеров ТI и Т2. В исходном положении, при N = 0 ; счет­ чик находится в состоянии 00; установка этого состояния обеспе­ чивается подачей сигналов 1 на установочные входы.

При поступлении каждого счетного импульса на вход Тj пе­ реключается первый триггер и изменяется значение сигнала Q'. Значение сигнала на выходе Q" второго триггера Т2, как видно из таблицы 10.5, должно изменяться только тогда, когда на вход счетчика поступает каждый четный импульс. Это значит, что на входе триггера Т2 должны создаваться сигналы 1 только при по­ ступлении каждого четного сигнала на вход 7V

460

Триггеры Т1 и Т2 в схеме рис. 10.9 соединены таким образом, что обеспечивается создание на входе Т2 необходимой последо­ вательности импульсов.

Нетрудно убедиться в том, что если соединить с входом Т2 тот выход Ті, где создаются сигналы «заема», а не сигналы «переноса», (т. е. инвертированный выход В), то схема 10.9 будет работать в режиме вычитающего счетчика.

Аналогичным образом могут быть построены суммирующие, вычитающие, реверсивные счетчики на других Т — триггерах.

триггеров. Первый триггер Ті переключается от каждого входного

ключаются при подаче входного сигнала только в том случае, ко­

двухразрядного регистра и вспомогательных комбинационных ло­ гических элементов И — НЕ, НЕ; порядок работы этих счетчиков очевиден.

В заключение укажем методику оценки быстродействия счет­

Методика оценки задержки сигнала на выходах триггеров того или иного типа была рассмотрена в § 4.8-, Учитывая эти оценки, а также задержку в передаче сигнала от одного триггера к другому по цепи связи, нетрудно подсчитать общую задержку установления нового состояния триггера при подаче очередного входного импульса. Наи­ худший случай имеет место, когда входной импульс приводит к переключению всех триггеров счетчика. Например, в схеме рис. 10.9 наихудший случай будет при подаче четвертого входного им­ пульса, при котором счетчик переключается из Состояния 11 в состояние 00.

461

Как видно из схемы, задержка появления переключающего сигнала на входе Т2 относительно момента подачи импульса на вход Т1 будет равна 2 t3 срі если учесть задержку установления выходных сгиналов (Q", Q") триггера Т2, равную (2-т-З) /зср, то найдем общую длительность задержки, равную (4- г - 5) ^ср-

Аналогично можно провести оценку длительности установле­ ния в наихудшем случае состояния других счетчиков и определить допустимый период следования счетных импульсов на их входе величиной Ашпсч, не меньшей упомянутой длительности.

10.4. ДЕШИФРАТОРЫ И КОДОПРЕОБРАЗОВАТЕЛИ

Дешифратор, условное графическое изображение которого по­ казано на рис. 10.11а, имеет « входов и N выходов и выполняет следующую функцию: каждому входному слову («-разрядному

коду), т. е. комбинации единиц и нулей на входах,соответствует сигнал 1 на одном определенном выходе; обычно сигнал 1 появ­ ляется на той выходной шине, номер которой (в двоичной форме) совпадает со входным «-разрядным кодом. Так, если на вход трех­ входового дешифратора (рис. 10.116) подан код 011, то сигнал 1 (импульс или высокий потенциал) должен появиться только на выходной шине 3 (двоичное число 011), а на всех остальных ши­ нах сигнал должен отсутствовать (сигнал 0). В полном дешифра­ торе при « входных шинах имеется N = 2п выходных шин, т. е. для каждой комбинации входных сигналов имеется соответствую­ щая выходная шина.

Из изложенного очевидно, что дешифратор может рассматри­ ваться как совокупность N логических схем Л о, Л\, Л2, ... , Л'ц-i, каждая из которых рассчитана на соответствующую комбинацию

462

входных сигналов. Так, полный дешифратор на рис. 10.116 должен

нал на выходе которых появляется только при совпадении сигна­ лов 1 на всех входах, и инверторов НЕ, служащих для инверсии сигналов 0. Пример реализации схемы Лі для дешифрации кода 001 приведен на рис. 10.11е.

Таким образом, для построения дешифратора можно" использо­ вать схемы И, на входы которых подаются входные сигналы и их

или прямоугольными. Можно построить дешифратор только на двухвходовых схемах И (рис. 10.126); подобные дешифраторы на­ зываются пирамидальными (ПД). Наконец, можно построить де­ шифратор в виде определенной совокупности многовходовых и двухвходовых схем И; примером последних являются так назы­

дая из полученных групп разделяется на подгруппы аналогичным образом. Разделение продолжается до тех пор, пока все подгруп­ пы не будут содержать по два или по три входа. Принцип разде­ ления на группы для случаев п = 8 и я = 11 иллюстрируется рис. 10.13.

Для подгрупп с двумя и тремя входами создаются предвари­ тельные матричные дешифраторы (ПМД). Выходы одного ПМД в соответствии со схемой разделения объединяются с выходами другого ПМД при помощи первой ступени схем И. Затем выходы

463