Материал: Сборник трудов победителей конкурса на лучшую научную работу студентов и аспирантов ВГТУ

Введение. Коды, контролирующие ошибки (ККО), обнаруживают и исправляют возникающие ошибки при передачи информации через канал с шумом. ККО улучшают исправление битовой ошибки путем добавления избыточности в передаваемое сообщение, позволяя приемному устройству обнаруживать и исправлять битовые ошибки, таким образом, исключая необходимость повторной передачи сообщения. ККО применяются вместе с общей моделью связи, как показано на рис. 1.

Рис. 1. Общая модель связи

Область применения ККО изменяется от космичекой и спутниковой связей предачи сообщения, хранания информации, до беспроводных мобильных связей [1]. Образец ККО модели связи представлен на рис. 2.

Рис. 2. Модель связи с кодом, корректирующим ошибки

Check - LDPC), широко распространены в современных беспроводных системах связиIEEE 802.11ad, 2nd Gen. DVB, IEEE 802.3an. Преимуще-

ство – высокая корректирующая способность кода и доступность высокопроизводительной аппарат-

щем для кода в общем случае ограниченное число доступных вариантов аппаратных архитектур декодера.

Таким образом, необходимо произвести анализ эффективности базовых архитектур, которые

позволяют достигнуть различных соотношений между пропускной способностью и величиной требуемых аппаратных ресурсов при реализации декодера на ПЛИС.

Введение в LDPC коды. LDPC код – линей-

ный код, исправляющий ошибки, постронный на

HM×N, где номера строк М представлены проверочными узлами {с1, с2, … , сМ} и номера столбцов N представлены переменными узлами {v1, v2, … , vN}.

Проверочный узел с соединяется с переменным

m

узлом vn, только если H(m,n) не ноль.

Рис. 3. Двусторонний граф Таннера для (3,6)-регулярного LDPC кода

LDPC код стандарта IEEE 802.11n и ис-

пользуемые алгоритмы декодирования.

Стандарт IEEE 802.11n предназначен для работы в диапазоне5 ГГц, обеспечивая совместимость с оборудованиемIEEE 802.11а. Однако он отличается от предшественников как на физическом, так и на МАС-уровне. Подробно эти отличия описаны в обзоре [2]. Как и все стандарты IEEE

802.11, он предназначен для создания локальных беспроводных сетей, действующих в нелицензируемых диапазонах частот. Стандарт описывает алгоритмы работы и требования к аппаратуре на физическом уровне (Phy) и на уровне управления доступом к каналу (МАС) (Media access control –

подуровень уровня соединения в тер-минологии модели взаимодействия открытых систем). Новый стандарт призван повысить пропускную способность локальных беспроводных сетей до номинальных скоростей свыше 100 Мбит/с.

Матрица проверки на четностьLDPC кода определяет соотношение ошибок по битам(BER – bit error ratio), пропускную способность и сложность декодера LDPC. Матрицы контроля четности, используемые в стандартеIEEE 802.11n, имеют многоуровневые структуры и состоят из сдвинутых вариантов матриц, удовлетворяющих идентичой, объединены для формирования 12 различных мат-

риц для 648, 1296 и 1944 длин блоков и 1/2, 2/3, 3/4, 5/6 кодовых скоростей [3]. Проверочная матрица 324 × 648 четности используется в стандартеIEEE 802.11n для блока длиной 648.

В этой статье представлен гибридныйLDPC декодер, аппаратная реализация контроля по четности матриц которого указанна вIEEE 802.11n стандарте, размера блока 648.

Рис. 4. Аппаратная архитектура LDPC декодера

Как показано на рис. 4, аппаратная архитектура похожа на аппаратныйLDPC-декодер, предложенный в [4]. Так размер суб-матрица контроля по четности матриц 27×27, использовали 27 каналов передачи данных проверки узлов для реализации алгоритма декодирования Min-sum для одного слоя параллельно. После обновления переменной узел завершается для одного слоя, следующий слой из матрицы проверки на четность обрабатывается в результате реализации гибридного LDPC-декодер.

Аппаратная архитектура состоит из24×162 переменного узла памяти, 2 сдвигателей (блок чтения, блок записи), 27 проверочных узелов линий даных и 27 12×38 блоков памяти проверочных узлов (CN). Бит памяти 24×162 используется для хранения 648 узлов различных сообщений, каждый из которых 6-разрядный, в том числе 1 бит знака.

Различают две архитектуры LDPC декодера: двухфазный декодер и многоуровневый декодер. Структуры обоих архитектур частично параллель-

на. Архитектуры двух декодеров представлены на рис. 5.

В слоистой архитектуре каждый аппаратный кодовый узел ассоциирован только с одним аппаратным проверочным узлом. Это существенно упрощает аппаратную архитектуру кодового .узла Блок коммутации кодовых и проверочных узлов является переконфигурируемым, т.е. изменяющим связи между кодовыми и проверочными узлами каждый такт в зависимости от номера обрабатываемого слоя.

Данная архитектура декодера использует аппаратные блоки проверочных (Variable Node) и кодовых узлов (Check Node), прямой и обратный коммутаторы (Interconnection и Inverse Interconnection, соответственно) между двумя типами узлов, а также линии задержки сообщений (FIFO) от проверочных к кодовым узлам. Анализ слоистой архитектуры показывает, что являясь концептуально более сложной по сравнению со случаем полностью параллельного декодера и требуя более сложной логики управления, данная архитектура все же позволяет добиться существенного сокращения общего числа используемых -ре сурсов ПЛИС за счет упрощения архитектуры кодовых узлов и уменьшения количества аппаратных проверочных узлов, что будет продемонстрировано далее.

а)

б)

Рис. 5. а) Двухфазная архитектура декодера; б) Слоистая архитектура декодера

Есть некоторые фундаментальные различия между двухфазной архитектурой декодера (рис. 5а) и слоистой архитектурой декодера(рис. 5б). Двух-

фазный декодер содержит два ОЗУ, которые используются для накопления всех входящих сообщений из переменного узла. Во время одной итерации одна сумма ОЗУ используется для вычисления обноленного сообщения, вычитая соответствующее сообщение из ОЗУ и добавления значения канала ОЗУ. Вторая сумма ОЗУ необходимо для построения новой суммы для следующей итерации, следовательно, оба ОЗУ меняются местами после каждой итерации по сравнению со слоистой архитектурой декодера сохраняет апостериорную информацию в оперативной памяти канала.

Заключение. В данной работе исследованы реализации декодера LDPC кода беспроводного стандарта IEEE 802.11n с использование алгоритма Min-Sum. Эффективность реализации различных архитектур определялась на основе критерия отно-

шения пропускной способности к объему используемых аппаратных ресурсов.

Литература

1.Smolyakov V. A Multi-Standard LDPC Decoder/ V. Smolyakov, University of Toronto, 2010.

2.Шахнович И. Стандарт IEEE 802.11n – уж скоро. Примирение непримиримых. – ЭЛЕКТРОНИКА:

НТБ, 2006, №1.

3.“IEEE 802.11n Wireless LAN Medium Access Control MAC and Physical Layer PHY specifications”, IEEE 802.11n-D2.0, 2007.

4.J. Dielissen, A. Hekstra, V. Berg, “Low cost

LDPC decoder for DVB-S2”, Design, Automation & Test in Europe Conference, March 2006.