Материал: 2160

Таблица 1.3

Таблица истинности базовых КЛУ

Предполож м, что до подачи этих сигналов выход Q 1. Тогда на входе н жнего элемента ИЛИ-НЕ (рис. 1.34,а) будут сигналы x1 Q 1 и x2 S 0. Тогда на выходе нижнего элемента ИЛИ-НЕ (см. табл. 1.3)

Пусть теперь R 0 и S 1. В этом случае на нижнем элементе

входы x1 R 0, x2 0 и даст на выходе Q 1 независимо от того, каким этот вход был раньше. Вход S означает – установить (англ. Set), при S 1 схема (см. рис. 1.34,а) устанавливается в состояние Q 1.

При R 1 и S 0 уже на выходе верхнегоЛИэлемента -НЕ будет логический нуль (Q 0) независимо от его прежнего значения, а

выход нижнего элемента при этом получит аналогичным образом противоположное значение (Q 1). Вход R означает переустановить (англ. Reset), при R 1 схема (см. рис. 1.34,а) устанавливается в состояние

Q 0.

41

Одновременная подача высоких уровней напряжения на оба входа данной схемы (R S 1) запрещена, так как в этом случае Q Q 0, что противоречит понятию прямого и инверсного выходов.

Рассмотренная выше схема (см. рис. 1.34,а) называется асинхронным RS-триггером. Его условное обозначение представлено на рис. 1.33,б.

лениеСинхронный). бАRS-триггер со статическим управлением можно получить из асинхронного RS-триггера с инверсными входами путем не-

где Q0,Q0 начальные значения выходов RS-триггера (до поступления на него данных входных сигналов); знак запрета.

В синхронном RS-триггере кроме наличия управляющих сигналов

R и S необходим также тактовый импульс Clock (динамическое управ-

ление) либо постоянный «разрешающий» уровень (статическое управ- Д

значительной модификации последнего (см. рис. 1.36,б). Условное обо-

Рис. 1.36. Синхронный RS-триггер на элементе И-НЕ: а – условное обозначение; б – схема

42

Логическая таблица истинности синхронного RS-триггера имеет

вид

любымиC 0.

JK-тр ггер

Добав м в схеме синхронного RS-триггера обратные связи с вы-

ходов на входы, как это показано на рис. 1.37,б.

Полученная таким образом схема называется JK-триггером. Его условное обозначение представлено на рис. 1.37,а. Чудеса обратной связи проявляют себя и здесь. Это уже более совершенный синхронный триггер. Его логическая таблица истинности будет иметь вид

43

Здесь полезно используется входная комбинация J K 1. При ней триггер опрокидывается – переходит в противоположное состояние (Q Q0,Q Q0), а при остальных входных ситуациях он ведет себя также, как и синхронный RS-триггер.

Например, при входах J K 0 на выходах элементов с входами J и K будут единицы (qв qн 1), которые поступят в качестве входов на схему, соответствующую схеме асинхронного RS-триггера на И-НЕ элементе (рис. 1.35,а), и по таблице истинности для данной схемы (с

чет за собой цепочку qв 0 Q 1 Q 0. При этом данная смена состояния триггера на противоположное будет происходить лишь в тот момент, когда C 1.

Входы R и S в JK-триггере используются лишь как установочные, позволяющие установить начальное состояние триггера перед его началом работы. Условное обозначение JK-триггера представлено на рис. 1.37,а.

44

D-триггер

Данный триггер имеет всего один информационный вход D при разрешающем сигнале C 1 (при C 0 вход D блокируется). Условное обозначение и одна из возможных схем его реализации представлены на рис. 1.38.

qв 0 Q 1 qн 1 Q 0.

T-триггер

T-триггер, или счетный триггер, имеет один информационный вход T. При смене значения сигнала T происходит смена его состояния. Это единственный вид триггера, текущее состояние которого определяется не информацией на входах, а состоянием в предыдущем такте.

Принцип построения счетного триггера основан на введении обратных связей. Например, синхронный RS-триггер (рис. 1.36,б) может быть легко преобразован в T-триггер с помощью добавления двух обратных связей. Выход Q синхронного RS-триггера соединим с входом R, а выход Q – с входом S. (см. рис. 1.39). Здесь пунктирными линиями

45