Материал: 2160

рого соответствует двоичному коду, набранному на адресных входах. Например, при коде 101 на адресных входах (a2 = 1, a1 = 1, a0 = 1) вход d коммутируется с выходом q5, при коде 011 – с выходом q3 и т.д.

q0 = 0, а при поступлении сигнала на вход d1 – q0 = 1. Однако здесь есть одно осложнен е. При отсутствии какого-либо сигнала q0 также равно

На рис. 1.22,б дана схема шифратора с двумя выходами (n = 2). Эта схема собрана уже на трех КЛУ типа ИЛИ. Логика ее работы сле-

код на выходе 11, то есть число 3 в двоичной системе счисления. При d2 = 1 на выходе будет код 10, так как в этом случае q0 = 0, поскольку 0 0 = 0. Аналогично при d1 = 1 на выходе будет код 01, а при d0 = 1 – код 00.

Недостатком такого шифратора является то, что при одновременном поступлении на его вход не одного, а сразу нескольких сигналов на выходе может образоваться ошибочный код. Например, если на вход шифратора (см. рис. 1.22,б) подать одновременно d2 = 1 и d1 = 1, то на выходе будет код 11. Этот недостаток устраняется в приоритетном шифраторе, в котором при одновременной подаче на вход нескольких сигналов им воспринимается лишь сигнал с входа с большим номером.

Чтобы сделать рассмотренный шифратор (см. рис. 1.22,б) приоритетным необходимо при поступлении сигнала d2 = 1 заблокировать вход

31

d1. Такую блокировку можно осуществить с использованием микросхем И и НЕ (рис. 1.24,а).

пользуется элемент И с инверсным входом.

Электронная промышленность выпускает стандартные микросхемы пр ор тетных ш фраторов типа К555ИВ1 (рис. 1.23). Они, в отличие от рассмотренных, имеют инверсные выводы (входы и выходы), и есть дополнительный вход E, локирующий все входные сигналы, и дополнительный выходной сигнал P – сигнал переноса в следующую такую же схему для каскадирования. Это позволяет на базе микросхемы К555ИВ1 собирать шифраторы с любым числом выходов.

Рис. 1.25. Схемы дешифраторов: а – с одним входом (n = 1); б – с двумя входами (n = 2)

Здесь при d0 = 0 сигнал поступит на выход q0, а при d0 = 0 – на q1. На рис. 1.25,б представлена схема дешифратора с двумя входами и четырьмя выходами (n = 2, 2n = 22 = 4). Ее особенность в том, что в ней имеются два управляющих сигнала c0 и c1, каждый из которых блокиру-

32

ет все выходы этой схемы. Стандартная микросхема ТТЛ логики К155ИД4 отличается от рассмотренной (рис. 1.25,б) лишь тем, что все ее выходы инверсные.

Здесь при a0 = 0 с выходом коммутируется информационный вход

и, наконец, при a1a0 = 11 – входДd3. По тому же принципу можно построить мультиплексор с любым числом разрядовИn. Стандартная микросхема ТТЛ логики К155КП1 представляет собой четырехразрядный

d0, а при a0 = 1 – вход d1.

При построении мультиплексора с двумя входами используется та

же идея (рис. 1.26,б). При адресе a1a0 = 00 с выходом q коммутируется

информационный вход d0, при a1a0 = 01 – вход d1, при a1a0 = 10 – вход d2

мультиплексор, обеспечивающий мультиплексирование 24 = 16 информационных входов с выходом q.

Примеры на построение схем демультиплексоров

Демультиплексор легко получается из дешифратора. Достаточно добавить к дешифратору информационный вход d и соединить его со всеми конъюнкциями (И-элементами). Например, для дешифратора (см. рис. 1.25,б) таким способом получается демультиплексор, представленный на рис. 1.27,б. Как видно из данной схемы, при адресе a1a0 = 00 с входом d коммутируется выход q0, при a1a0 = 01 – выход q1, при a1a0 = 10 – выход q2 и, наконец, при a1a0 = 11 – выход q3.

33

Таким образом, в интегральном исполнении электронные схемы дешифратора и демультиплексора совпадают. Данное обстоятельство широко используется на практике. Например, есть такая стандартная интегральная схема К155ИД3, выполненная на базе ТТЛ логики

(рис. 1.27,а).

10.Начертите схему трехразрядного мультиплексора (n = 3).

11.Что представляет собой микросхема К155КП1 и для чего она используется?

12.Начертите схему трехразрядного мультиплексора (n = 3).

34