Материал: 3laboratornaya_данные_удалены

Внимание! Если размещение файла нарушает Ваши авторские права, то обязательно сообщите нам

 

Mux0

 

 

 

 

 

 

a[2..0]

 

 

 

 

 

F

 

DATA[7..0]

 

 

 

 

 

 

 

 

SEL[2..0]

OUT

 

 

 

d[7..0]

 

 

 

 

 

 

 

F

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MUX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

E

Рисунок 1.6 – RTL-схема мультиплексора 8-1.

6

Таблица 1.2 – Таблица истинности мультиплексора 16-1.

 

 

 

 

 

 

 

 

Вход

 

 

 

 

 

 

 

 

 

 

 

Выход

 

 

 

 

 

 

 

 

ы

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

ы

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

d

 

 

 

 

 

 

 

 

 

a

 

E

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

F

15

14

13

12

11

10

9

8

 

7

6

5

4

3

2

1

0

3

2

1

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

x

x

x

x

x

x

x

x

 

x

x

x

x

x

x

x

0

0

0

0

0

0

1

x

x

x

x

x

x

x

x

 

x

x

x

x

x

x

1

x

0

0

0

1

1

1

x

x

x

x

x

x

x

x

 

x

x

x

x

x

2

x

x

0

0

1

0

2

1

x

x

x

x

x

x

x

x

 

x

x

x

x

3

x

x

x

0

0

1

1

3

1

x

x

x

x

x

x

x

x

 

x

x

x

4

x

x

x

x

0

1

0

0

4

1

x

x

x

x

x

x

x

x

 

x

x

5

x

x

x

x

x

0

1

0

1

5

1

x

x

x

x

x

x

x

x

 

x

6

x

x

x

x

x

x

0

1

1

0

6

1

x

x

x

x

x

x

x

x

7

x

x

x

x

x

x

x

0

1

1

1

7

1

x

x

x

x

x

x

x

8

 

x

x

x

x

x

x

x

x

1

0

0

0

8

1

x

x

x

x

x

x

9

x

x

x

x

x

x

x

x

x

1

0

0

1

9

1

x

x

x

x

x

1

x

x

x

x

x

x

x

x

x

x

1

0

1

0

10

 

 

 

 

 

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

x

x

x

x

1

x

x

x

x

x

x

x

x

x

x

x

1

0

1

1

11

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

x

x

x

1

x

x

x

x

x

x

x

x

x

x

x

x

1

1

0

0

12

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

x

x

1

x

x

x

x

x

x

x

x

x

x

x

x

x

1

1

0

1

13

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

x

1

x

x

x

x

x

x

x

x

x

x

x

x

x

x

1

1

1

0

14

 

 

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

1

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

1

1

1

1

15

 

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

x

0

7

Ниже на рисунках 1.7-1.9 изображены схема и моделирование мультиплексора 16-1. На рисунках 1.10-1.12 код, моделирование и RTL-схема.

Рисунок 1.7 – Функциональная схема мультиплексора 16-1.

Рисунок 1.8 – Моделирование схемы мультиплексора 16-1.

8

Рисунок 1.9 – Функциональный режим моделирования мультиплексора

16-1.

9

Рисунок 1.10 – Код мультиплексора 16-1 на VHDL.

10

Источник: https://studfile.net/preview/16587312/