Материал: LR6_данные_удалены
Министерство науки и высшего образования Российской Федерации Федеральное государственное бюджетное образовательное учреждение высшего образования
«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ» (ТУСУР)
Кафедра комплексной информационной безопасности электронно-
вычислительных систем (КИБЭВС)
ИЗУЧЕНИЕ РАБОТЫ РЕГИСТРОВ
Отчет по лабораторной работе №6
по дисциплине «Электроника и схемотехника» Вариант №2
Студент гр.
Руководитель
Томск 2022
Введение
Целью данной работы является изучение регистров, их принципов построения и работы.
Поставленные задачи:
Собрать, используя D триггеры, на холсте схемы регистра типа SISO со сдвигом влево, синхронной параллельной загрузкой данных, асинхронным сбросом и разрядностью в 10 бит, регистра типа SIPO со сдвигом вправо,
асинхронным сбросом и разрядностью в 12 бит, регистра типа PIPO с
асинхронной загрузкой данных, синхронным сбросом и разрядностью в 14 бит,
а также описать их на VHDL и промоделировать работы схем.
2
1РЕГИСТР ТИПА SISO
1.1Таблица истинности
Втаблице 1.1 представлена таблица истинности регистра SISO.
Таблица 1.1 – Таблица истинности регистра SISO
№ |
|
|
|
|
|
Входы |
|
|
|
|
|
|
Выход |
||
сигнала |
a |
R |
load |
9 |
8 |
7 |
6 |
|
5 |
4 |
3 |
2 |
1 |
0 |
Q9 |
1 |
a0 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
0 |
2 |
a1 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
0 |
3 |
a2 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
0 |
4 |
a3 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
0 |
5 |
a4 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
0 |
6 |
a5 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
0 |
7 |
a6 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
0 |
8 |
a7 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
0 |
9 |
a8 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
0 |
10 |
a9 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
a0 |
11 |
a10 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
a1 |
12 |
x |
1 |
x |
x |
x |
x |
x |
x |
x |
x |
x |
x |
x |
0 |
|
13 |
x |
0 |
1 |
b9 |
b8 |
b7 |
b6 |
|
b5 |
b4 |
b3 |
b2 |
b1 |
b0 |
b9 |
14 |
a13 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
b8 |
15 |
a14 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
b7 |
16 |
a15 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
b6 |
17 |
a16 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
b5 |
18 |
a17 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
b4 |
19 |
a18 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
b3 |
20 |
a19 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
b2 |
21 |
a20 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
b1 |
22 |
a21 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
b0 |
23 |
a22 |
0 |
0 |
x |
x |
x |
x |
|
x |
x |
x |
x |
x |
x |
a13 |
1.2Функциональная схема
На рисунке 1.1 представлена функциональная схема регистра SISO.
3
Рисунок 1.1 – Функциональная схема регистра SISO
1.3Моделирование
На рисунке 1.2 представлено моделирование регистра SISO в режиме
Timing.
Рисунок 1.2 – Моделирование регистра SISO (Timing)
4
На рисунке 1.3 представлено моделирование регистра SISO в режиме
Functional.
Рисунок 1.3 – Моделирование регистра SISO (Functional)
Моделирование соответствует таблице истинности. На скриншотах подтверждается, что загрузка синхронная, а сброс асинхронный.
1.4Код на VHDL
На рисунке 1.4 представлено описание регистра SISO на VHDL.
5