ваемых данных: булевый (1 бит), байтовый (8 бит), целый (16 бит) и вещественный (32 бита), всего 256 портов каждого типа, для каждого из которых имеются команды записи и чтения. Предусмотренная функция опроса состояния порта позволяет просканировать подключенное устройство и определить его доступную функциональность. Данная организация программ и методов их взаимодействия позволяют: минимизировать зависимость от конкретного микроконтроллера (система может быть перенесена на другую элементную базу с минимальными изменениями); обеспечить прямую и обратную совместимость связки «устройство–ПК».
Вся система разделена на мало зависимые части, можно выделить следующие функциональные блоки системы: блок точной подстройки устройства; блок регуляции и управления технологическим процессом; блок накопления данных; блок предварительной обработки данных; блок анализа и генерации математической модели, блок визуализации полученных результатов. Некоторые блоки требуют прямой связи с устройством, и в тоже время допускается их одновременная работа, что приводит к необходимости объединения части их функциональности в виде отдельного модуля для разрешения проблемы одновременного синхронного доступа к функциям устройства. Допускается существование нескольких модулей с различными методиками генерации математической модели. На данный момент реализован модуль анализа, основанный на применении нейронных сетей. Математическая модель представляется в виде «черного ящика», внутренности которого реализует настроенная специальным образом нейронная сеть. Данный подход позволяет представлять модели любых размерностей без специальных изменений в логике работы программы. Так же возможно добавление заранее известных математических зависимостей (например передаточные функции исполнительных механизмов, датчиков), что увеличивает точность итоговой модели и уменьшает долю «приближенных» данных.
Предложенная архитектура построения информационной системы для анализа технологических процессов является достаточно гибкой с возможностью произвольной замены отдельных компонентов и с большими возможностями для расширения. В частности расширения доступных методик построения модели, модулей конфигурирования системы, анализа данных и визуализации полученных результатов.
51
Литература
1.Тютин М.В., Барабанов В.Ф., Черных В.Я. Аппаратнопрограммный комплекс для автоматизированного анализа технологических процессов // Вестник ВГТУ, том 3, №5, 2007 г., с. 60-65
2.James A. Freeman, David M. Skapura. Neural networks : algorithms, applications, and programming techniques // 1991 г., с. 103-106
3.Дейл Роджерсон; Основы COM. // 1998.
УДК 004.451.2
КОМПЬЮТЕРНОЕ ПРОЕКТИРОВАНИЕ ТЕХНОЛОГИЙ НА ОСНОВЕ КОНСТРУКТОРСКО-ТЕХНОЛОГИЧЕСКОГО КОДИРОВАНИЯ
Лосев А.А.
Воронежский государственный технический университет
E-mail: losev.vrn@mail.ru
Актуальность компьютерного проектирования технологических процессов обусловливается высокой техническоэкономической эффективностью автоматизированного проектирования; повышением вычислительных возможностей современной компьютерной техники; возможностью сокращения сроков проектирования и опытной отработки технологий.
Существуют несколько вариантов реализации данного метода. Первый из них предполагает использование БД технологий на конкретные детали – на каждую деталь есть технология и она хранится под кодом. В этом случае проектирование будет сводиться к поиску наиболее точно подходящей детали для рабочей детали и дальнейшей ручной корректировке ТП найденной детали, если таковая потребуется. В этом варианте достигается наибольшая скорость и точность проектирования, но для его реализации потребуется создать БД колоссального размера.
Второй вариант в качестве своей основы использует БД УТП и его использование возможно лишь в условиях, когда на предприятии имеется развитая групповая технология. Также САПР, реализующая проектирование ТП этим методом должна иметь обширную базу данных (БД) унифицированных ТП, но эта БД будет значительно меньше, чем в первом варианте. Для адресации к этой БД должна быть продумана система кодирования и поисковая система,
52
электронный документооборот.
Процедуру проектирования можно разбить на 3 этапа:
1-й этап проектирования предназначен для поиска (адресации) КД на основе конструкторского кода. На данном этапе определяется конструкторско-технологический код детали – он будет являться ключом поиска КД.
2-й этап проектирования предназначен для выборки из базы данных модели УТП для найденной КД.
3-й этап проектирования предназначен для настройки УТП на обработку заданной детали. На этом этапе модель УТП преобразуется в модель рабочего ТП, по которому будет обработана заданная деталь.
Настройка УТП может быть 2-х типов: структурная и параметрическая. На первом этапе определяется ключ поиска – конструк- торско-технологический код – с его помощью запускается процесс поиска по общим характеристикам. Результатом адресации на первом этапе является множество МКД номеров комплексных деталей (НКД), к которым адресовалась заданная i - я деталь: МКД = {НКДm}; m = 1,mk , где mk - количество найденных комплексных деталей. На втором этапе анализируются найденные КД в следующем порядке. Из множества МКД последовательно отбираются номера КД. Для них из базы данных выбираются эскизы КД и просматриваются на экране дисплея. Технолог определяет, какая КД в наибольшей степени подходит для заданной детали. Номер комплексной детали запоминается.
На следующем шаге происходит выборка из БД модели унифицированного технологического процесса для найденной комплексной детали. В модели КД обычно фиксируется идентификатор того УТП, с помощью которого можно обработать данную деталь. По этому номеру выполняется обращение к базе данных и параметрическая модель УТП записывается в оперативную базу данных. Модель, хранимая в оперативной базе, условно считается параметрической моделью рабочего технологического процесса, так как еще не подвергнута настройке на обработку заданной детали. На заключительном этапе проектирования, происходит преобразование УТП в модель рабочего технологического процесса, по которому будет обработана заданная деталь. Получение параметрической модели рабочего ТП для детали выполняется путем параметрической настройки. Так как структура проектируется на уровне
53
процесса, то параметрическая настройка заключается в интеллектуальном удалении операций, которые не нужны для обработки заданной детали.
Третий вариант реализации предполагает наличие БД КТЭ, соответствующих им операций, а также классификатора, в котором КТЭ объединяются в группы в соответствие с кодом ЕСКД. Здесь предпринимается попытка автоматической сборки РП из операций (переходов) обработки отдельных КТЭ.
УДК 004.046
ПРОГРАММА ГЕНЕРАЦИИ КОНТРОЛИРУЮЩИХ ТЕСТОВ ДЛЯ ДИСКРЕТНЫХ УСТРОЙСТВ
Белозоров С.А.
Воронежский государственный технический университет
E-mail: skimin0k@bk.ru
В связи с постоянным ростом сложности и функциональности цифровых устройств, все более острой становится проблема их контроля и диагностирования. При этом процесс составления контролирующих тестов составляет до 50% общей трудоемкости изготовления электронных изделий. И в тоже время это сказывается и на их стоимости.
Таким образом, повышение качества изготавливаемых изделий при снижении трудоемкости контроля и их стоимости является одной из главных задач производства средств вычислительной техники. Данный факт и определяет актуальность работы.
Целью работы является разработка алгоритмического обеспечения задач автоматизированного синтеза контролирующих тестов на основе ассоциативных эволюционных алгоритмов для внутрисхемного контроля цифровых узлов. При этом должен быть получен базовый тестовый набор, гарантирующий низкую вероятность наличия неисправностей в схеме, и группы локализующих тестов, стремящихся по результатам базового теста указать предположительное местоположение неисправности. При этом каждая группа локализующих тестов отвечает только за часть ошибок, обнаруженных базовым тестом.
Исходя из цели работы будут решаться следующие задачи: моделирование цифровых схем с неисправностями;
54
моделирование процессов синтеза тестов для внутрисхемного контроля цифровых узлов;
выбор критерия оценки качества тестовых наборов; выбор наиболее подходящего эволюционного алгоритма;
разработка алгоритмического обеспечения синтеза тестов для цифровых узлов, обеспечивающего требуемые показатели эффективности (полнота контроля, длина теста);
экспериментальное исследование разработанных моделей и алгоритмов.
На данный момент было проведено исследование существующих методов синтеза тестов и было выявлено, что только малая часть из них производит внутреннее тестирование интегральных схем. Большинство тестов направлено только на выявление ошибок монтажа схемы на печатную плату.
Планируемые этапы работы (на 2 года):
Разработка системы моделирования неисправных цифровых схем, описанных на вентильном уровне. Данная система моделирования позволит производить эксперименты над тестовыми последовательностями, проверку гипотез, поиск критериев оценки тестовых последовательностей.
Составление наиболее эффективных критериев оценки тестовых последовательностей.
Разработка алгоритма синтеза тестовых последовательностей для комбинационных схем. Данный этап обеспечивает получение первых экспериментальных результатов.
Разработка алгоритма синтеза тестовых последовательностей на основе эволюционных алгоритмов для блока с памятью. Данный этап позволит достичь экспериментальных результатов для синтеза строгой последовательности тестов в наборе.
Разработка алгоритма разбиения цифровой схемы на комбинационные блоки и блоки с памятью и последующего объединения тестовых последовательностей для этих блоков в общий тест для всего устройства. На данном этапе важно отделить как можно большие комбинационные блоки от блоков с памятью и предусмотреть последующее объединение тестов для них, что позволит несколько ускорить процедуру синтеза тестов с минимальным проигрышем в длине тестового набора.
Доработка систем моделирования неисправных цифровых схем и синтеза тестовых последовательностей для работы с VHDL-
55