Материал: Нечаев А.Н. Устройство и работа электронных цифровых машин

ъ Е

<о

Рис. 19. Избирательная схема.

С у м м а т о р — основной элемент схемы сложения кодов. Он представляет собой логическую схему, позво­ ляющую сложить два или больше одноразрядных двоич­ ных числа. Для суммирования многоразрядных чисел одноразрядные сумматоры соединяются в последова­ тельную цепочку, в которой между двумя смежными сумматорами существует связь для передачи единицы переноса из младшего разряда в соседний старший.

Рассмотрим схемы и принцип работы комбинацион­ ных одноразрядных сумматоров на два и три входа

(числа).

Одноразрядный комбинационный сумматор на два входа ОС-2 (его еще называют полусумматором) реали­ зует логику суммирования двух о д н о р а з р я д н ы х двоичных чисел в соответствии с таблицей, представлен­ ной .на рис. 20,а. На функциональных схемах сумматор ОС-2 обозначается так, как показано на рис. 20,6. Сум­ матор имеет два входа, на которые подаются сигналы р И q, изображающие двоичные цифры двух одноразряд­ ных слагаемых, и два выхода, на одном из которых по­ лучается цифра А — сумма данного разряда, а на дру-

85

Рис. 20. Одноразрядный сумматор ОС-2 на дпа числа:

d — логика суммирования; б — обозначение ОС-2 в функциональных схемах; в — функциональная схема сумматора.

гом цифра В — перенос в следующий, высший разряд. В комбинационных сумматорах разряды обоих склады­ ваемых чисел подаются на входы одновременно. После окончания переходного процесса на выходах схемы уста­ новится сумма.

С помощью логической таблицы можно составить ло­ гические формулы сумматора, а именно:

А = ( р + q ) p q = ( p + q ) В;

говорит о том, что сигнал на выходе имеется тогда, ког­ да одновременно есть сигналы на обоих входах. По логи­ ческим формулам легко составить функциональную схе­ му сумматора (рис. 2 0 ,в).

Логическое умножение pq реализуется схемой оовпа-

86

дения на два входа Спь Выход из этой схемы—перенос В. Логическое сложение р -f q осуществляет собира­ тельная схема Сбь а инвертирование логического умно­ жения p q — инвертор И], соединенный последовательно со схемой совпадения^Спь В свою очередь логическое

умножение ( p + Q ) p q реализуется схемой совпадения

в А

Р £

Рис. 21. Принципиальная схема сумматора на два числа.

Сп2, на входы которой подаются сомножители (p + q )

Помимо логических элементов, рассмотренных вы­ ше, схема содержит дополнительно два инвертора И2 и И3, ■построенных на двойном триоде 6 Н8 (лампа Л2) и предназначенных для усиления мощности входных сиг­ налов. Такая схема сумматора является инверсной, т. е. такой, у которой изображения двоичных цифр на входе и выходе не совпадают. Различают положительные и от­ рицательные инверсные схемы. Для положительных схем «единице» на входе соответствует высокий уровень сиг­ нала, «нулю» —■низкий, а «единице» на выходе — низ­ кий, а «нулю»— высокий. Для отрицательных схем —

87

наоборот. В цепочках сумматоров машины «Стрела», на­ пример, положительные и отрицательные сумматоры

чередуются.

Для инверсного сумматора логические формулы име­

B = p q .

Нз этих формул видно, что входные сигналы сумма­ тора инвертированы. Заметим, что как в .положительных, так и в отрицательных сумматорах используются соби­ рательные схемы и схемы совпадения на высокие уровни.

Сопротивление /?< и диоды Д4 и Д 5 образуют схему совпадения Спь Если хотя бы на одном из анодов лампы Л, имеется низкий уровень напряжения (на соответст­ вующей управляющей сетке — высокий уровень), то -ши­ па выхода В окажется соединенной с землей через внут­ реннее сопротивление проводящей половины лампы Лз и прямое сопротивление одного из диодов, вследствие че­ го на ней будет низкий уровень напряжения. Высокий уровень напряжения на выходе В будет только в том случае, если на обоих входах одновременно будут низ­

ход В. Анод этой лампы, являющийся выходом инвер­

входу клапана подключен выход собирательной схемы Сб], построенной на диодах Дг и Дз. Выход -схемы С-Пг является выходом суммы А.

Цепочка одноразрядных сумматоров ОС-2 позволяет просуммировать я-значное двоичное число с единицей. В машине с помощью цепочки сумматоров ОС-2 может осуществляться прибавление к полученной сумме едини­

приема единицы переноса из соседнего младшего раз­ ряда.

88

Логика суммирования трех одноразрядных двоичных чисел дана в таблице (рис. 22,б). Логику работы сумма­ тора ОС-3 можно выразить следующим образом, пола­ гая, что единице соответствует сигнал высокого уровня, а нулю — низкого:

сигнал высокого уровня на выходе В имеется тогда,

когда одновременно имеются сигналы' высокого уровня

89