Материал: Нечаев А.Н. Устройство и работа электронных цифровых машин

Оба слагаемых, представленных комбинацией напря­ жений высокого и низкого уровня, одновременно подают­ ся на входы суммирующей схемы. Каждый одноразряд­ ный сумматор, выполняя двоичное сложение разрядов слагаемых и переноса, после окончания переходного про­ цесса в схеме выдает на выход А значение этой суммы, а на выход В — значение переноса.

и количеством разрядов слагаемых.

В. Н а к а п л и в а ю щ а я суммирующая схема с п а-

представлена на рис. 33.

В начальный момент все триггеры цепочки установле­ ны в нулевое положение, которому соответствует низкий потенциал напряжения на аноде А триггерной схемы и высокий потенциал на аноде В.

Первое слагаемое р в виде комбинации импульсов поступает одновременно на счетные входы всех разря­ дов суммирующей схемы и устанавливает счетчик в по­ ложение, соответствующее этому числу. После окончания в схеме переходного процесса на входы счетчика подает­ ся второе слагаемое д, которое суммируется о первым слагаемым, хранящимся в суммирующей схеме. При этом если на триггер, находящийся в положении «1 », в результате воздействия импульса соответствующего раз­ ряда первого слагаемого подается разряд второго сла­

106

гаемого, также «1 », то триггер из положения «1 » перей­ дет в положение «О». На аноде В триггера возникнет импульс, который, пройдя линию задержки и задержав­ шись в ней, запустит более старший разряд счетчика, т. е. добавит к нему единицу переноса. Если ряд триг­ геров соседних разрядов счетчика находится в положе­ нии «1 », то возникший в младшем разряде импульс пе­ реноса единицы начнет последовательно переводить триг­ геры из положения «1 » в положение «О», вплоть до того, который находится в нулевом положении. Этот триггер перейдет из положения «О» в положение «1 ».

Время задержки линии должно быть таким, чтобы им­ пульс переноса единицы поступал на вход старшего раз­ ряда после установления на нем результата первого сум­ мирования. Таким образом, время задержки переноса данной линией должно быть равным или несколько боль­ шим, чем время суммирования первого и второго слагае­

Эта схема применяется в тех арифметических устрой­ ствах, от которых требуется минимальное время сложе­ ния кодов двух чисел.

В начальный момент все триггеры суммирующей схе­ мы установлены в нулевое положение. Первое слагаемое р в виде комбинации импульсов(PuP2,P v -> P n ) поступает на счетные входы всех разрядов суммирующей схемы. Суммирующая схема приходит в состояние, соответст­ вующее этому числу. После установления счетчика в но­

проходит через клапаны К тех счетчиков, которые нахо­ дятся в состоянии «1». Если на пути сигнала переноса имеется клапан, счетчик которого хранит код «О», то со­ ответствующий клапан К; будет закрыт и сигнал пере­ носа дальше не пройдет, а поступит в счетчик этого раз­ ряда, устанавливая его в, новое положение. Таким обра­

107

зом, каждый возникающий импульс переноса единицы направляется «е только через клапан К2 в старший со­ седний разряд, но и во все старшие разряды через от­ крытые клапаны Ki цепи переноса. Триггер, имеющий код «О», закрывает прохождение' импульса по цепи переноса. Импульс «разрешение переноса» вырабаты­ вается лишь однажды при вводе в счетчик второго сла­ гаемого.

Цепь переноса

предназначенных для обработки большого числа данных, при выполнении операции используется двоично-деся­ тичная (десятичная двоично-кодированная) система счисления. Применение этой системы несколько увели­ чивает объем оборудования и усложняет логику работы арифметического устройства, но исключает необходи­ мость перевода чисел из десятичной системы в двоичную при вводе данных в машину и из двоичной системы в де­ сятичную— при выводе, что устраняет затрату машин­ ного времени на перевод.

В двоично-десятичной системе счисления каждая де­ сятичная цифра кодируется четырьмя двоичными разря­ дами. В простейшем случае эти разряды могут обладать весами 8 —4—2—1.

108

Изображение десятичных цифр в двоично-десятичном коде дано в таблице на стр. 45.

На рис. 35 приведен пример двоично-десятичной ко­ дово-позиционной суммирующей схемы для одного де­ сятичного разряда.

Десятичные цифры, представленные в двоично-деся­ тичном коде, подаются на входы суммирующей схемы. Четыре двоичных разряда первого слагаемого р — на

Qh 4i, 4i, Я*-

В нижней цепочке одноразрядных сумматоров на три числа ОС-3 происходит двоичное суммирование этих кодов.

Сигнал десятичного переноса единицы в суммирую­ щую схему старшего разряда формируется схемой совпа­ дения Спь когда сумма p + q равна 1 0 и 1 1 , схемой сов­ падения Спг при сумме, равной 12, 13, 14 и 15, и нижним левым ОС-3 при сумме больше или равной 16.

Так как в схеме используется четыре одноразрядных сумматора, т. е. производится сложение по модулю 16, то при наличии десятичного переноса надо скорректиро­ вать полученную в нижней цепочке сумму, добавив к

109

ней 6 . Это достигается использованием верхней цепочки сумматоров. При возникновении переноса этот сигнал заводится в сумматоры второго и третьего разряда, что равносильно добавлению 6 .

Рассмотрим три характерных примера работы этой схемы:

Схемы умножения

Схема умножения служит для получения произведе­ ния двух чисел (сомножителей). Рассмотрим умножение чисел, представленных в двоичной системе счисления. Правило умножения двоичных чисел аналогично обычно­ му правилу умножения десятичных чисел — множимое последовательно перемножается на каждый разряд мно­ жителя, получаемые частные произведения сдвигаются на один разряд влево и складываются. Окончательная сум­ ма представляет собой произведение.

Суммирование частных произведений может выпол­ няться в накапливающих или кодово-позиционных сум­

110