С.В. Тюрин

РАЗРАБОТКА И ОТЛАДКА ЦИФРОВЫХ

УСТРОЙСТВ

Учебное пособие

В оронеж 2009

ГОУВПО «Воронежский государственный

технический университет»

С.В. Тюрин

РАЗРАБОТКА И ОТЛАДКА ЦИФРОВЫХ

УСТРОЙСТВ

Утверждено Редакционно-издательским советом

университета в качестве учебного пособия

Воронеж 2009

УДК 681.3.06

Тюрин С.В. Разработка и отладка цифровых устройств: учеб. пособие / С.В. Тюрин. Воронеж: ГОУВПО «Воронежский государственный технический университет», 2009. 80 с.

Учебное пособие предназначено для подготовки студентов к самостоятельному выполнению курсового проекта. Пособие содержит основные требования к материалам курсового проекта, задания на курсовое проектирование, рекомендации к содержанию и выполнению курсового проекта.

Издание соответствует требованиям Государственного образовательного стандарта высшего профессионального образования по направлению 230100 «Информатика и вычислительная техника», специальности 230101 «Вычислительные машины, комплексы, системы и сети», дисциплине «Схемотехника ЭВМ». Пособие предназначено для студентов всех форм обучения.

Учебное пособие подготовлено в электронном виде в текстовом редакторе MS Word 2000 и содержится в файле Схемот_КП.doc.

Табл. 4. Ил. 127. Библиогр.: 10 назв.

Научный редактор д-р техн. наук, проф. С.Л. Подвальный

Рецензенты: кафедра информационных и управляющих систем Воронежской государственной технологической академии (зав. кафедрой д-р техн. наук, проф. В.Ф. Лебедев);

д-р техн. наук, проф. А.С. Литвиненко

 Тюрин С.В., 2009

 Оформление. ГОУВПО “Воронежский государственный технический

у ниверситет”, 2009

Введение

В соответствии с Государственным образовательным стандартом высшего профессионального образования по направлению «Информатика и вычислительная техника» дисциплина «Схемотехника ЭВМ» является специальной дисциплиной (СД.03), обязательным минимумом содержания которой для дипломированного специалиста являются [1]:

совместная работа цифровых элементов в составе узлов и устройств: типы выходных каскадов, цепи питания, согласование связей, элементы задержки, формирователи импульсов, элементы индикации, оптоэлектронные развязки и др.; триггерные устройства RS, D,T, JK типов; синхронизация в цифровых устройствах; риски сбоя в комбинационных и последовательных схемах; функциональные узлы комбинационного типа: DC, CD, MUX, DMX, CMP, SM, ALU; функциональные узлы последовательностного типа: RG, CT, распределители; матричные умножители; БИС/СБИС с программируемой структурой: программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы, оперативно перестраиваемые FPGA; схемотехника запоминающих устройств: статические, динамические, масочные, прожигаемые и другие типы запоминающих ячеек; запоминающие устройства на основе БИС/СБИС; микропроцессорные комплекты БИС/СБИС; автоматизация функционально-логического этапа проектирования цифровых узлов и устройств.

2. Содержание типового задания

Объектом разработки и реализации является устройство селекции бинарной подпоследовательности символов (УСБП) из бесконечной бинарной последовательности (ББП). Такого рода устройства используются в телекоммуникационных системах (в том числе, в вычислительных сетях, сотовых телефонах и т.п.). Задачей УСБП является выделение подпоследовательности двоичных символов заданной длины и строго определенной структуры из бесконечной последовательности. После селекции заданной подпоследовательности может производиться дополнительная целенаправленная обработка некоторой совокупности последующих бинарных символов.

В курсовом проекте необходимо разработать УСБП, которое после обнаружения заданной подпоследовательности символов принимает следующие подряд восемь символов, проверяет их на заданное условие и, в случае выполнения этого условия, отображает их содержимое на двух семисегментных индикаторах, интерпретируя содержимое этих восьми символов как двухразрядный шестнадцатиричный код. После этого устройство циклически переходит в режим обнаружения заданной подпоследовательности, приёму последующих восьми бит, их анализу и, возможно, индикации их содержимого. Информация о заданном содержимом восьми бит должна сохраняться (и отображаться) до следующей селекции заданной подпоследовательности.

На рис.1 разрабатываемое устройство представлено на уровне «черного ящика», где обозначено:

x_i – i-ый символ бесконечной последовательности;

с – сигнал синхронизации, сопровождающий символ;

y₁…y₄ – первые четыре бинарных символа, непосредственно следующие за выделенной подпоследовательностью;

y₅…y₈ – вторые четыре бинарных символа, непосредственно следующие за выделенной подпоследовательностью;

HG1, HG2 – соответственно, первый и второй семисегментный индикатор (использовать семисегментные индикаторы с общим катодом!).

y₁…y₄

y₅…y₈

Рис.1

Н а рис.2 представлена временная диаграмма, поясняющая принцип работы УСБП.

Как следует из временной диаграммы, смена символа в бесконечной последовательности происходит по фронту сигнала синхронизации (с), а его срез соответствует стабильному значению символа последовательности, т.е. по срезу сигнала синхронизации должно фиксироваться и анализироваться значение символа в устройстве селекции бинарной подпоследовательности.

Для примера будем полагать, что символы x₁… x₆ образуют заданную для селектирования подпоследовательность, при этом символ x₁ является первым в искомой подпоследовательности, а символ x₆ – последним. Состояние символов x₇… x₁₀, непосредственно следующих за выделяемой подпоследовательностью, интерпретируется как шестнадцатиричный код. Этот код необходимо запомнить в УСБП, проверить на заданное условие и отобразить состояние этих символов соответствующим символом на семисегментном индикаторе (в качестве примера анализируется состояние только четырех символов, а в курсом проекте должны анализироваться и индицироваться состояния восьми символов!). При этом символ x₇ должен интерпретироваться как младший разряд шестнадцатиричного кода, а символ x₁₀ как старший его разряд. В табл.1 показано соответствие шестнадцитиричного кода и семисегментного символа.

1. Задания для курсового проектирования

1.1. Характеристика заданий для курсового проектирования

Тема курсового проектирования формулируется единообразно для всех студентов: «Реализация синхронного автомата на интегральных микросхемах». Однако задание на курсовое проектирование (т.е. конкретные технические требования) имеют индивидуальный характер.

Для курсового проектирования задание может быть типовым или специальным. Специальные задания могут выдаваться наиболее подготовленным в данной предметной области студентам. Тематика специальных заданий должна иметь либо практическую, либо, научно-исследовательскую направленность. В зависимости от сложности специальной темы курсового проектирования, а также от уровня начальной подготовки студентов, возможно коллективное (по два и более студента) выполнение курсового проекта. При коллективном проектировании его организация возлагается на самого подготовленного студента в группе проектировщиков, который выбирается группой и распределяет индивидуальные задания по другим участникам группы. К положительным сторонам коллективного учебного курсового проектирования можно отнести [2]:

• получение более обширных знаний в конкретной предметной области;

• возможность доброжелательного, свободного и потому творческого обмена мнениями, а также коллективная ответственность за результаты проектирования;

• возможность ускоренной передачи профессиональной информации от более подготовленных студентов к менее подготовленным, и тем самым, обоюдное повышение образовательного уровня.

На основании полученных исходных данных необходимо разработать схему электрическую принципиальную заданного цифрового устройства, разработать его модель и проверить правильность её функционирования средствами пакета схемотехнического моделирования Electronics Workbench [3]. Курсовой проект оформляется в соответствии с требованиями ЕСКД (ГОСТ 2.708-81; ГОСТ 2.701-84; ГОСТ 2.743-91).

Объем расчетно - пояснительной записки 15 - 20 рукописных или печатных страниц формата А4. Графическая часть может выполняться на любых форматах (А1...А4) в зависимости от объема графической части.

Возможна следующая тематика курсовых проектов:

• разработка на интегральных микросхемах блоков ПЗУ и ОЗУ заданного объёма и с заданным адресным пространством;

• разработка преобразователей кодов;

• синтез и реализация синхронных счетчиков с различными способами кодирования внутренних состояний;

• разработка передатчиков последовательных кодов;

• разработка приёмников последовательных кодов;

• разработка блоков клавиатуры для микропроцессорных систем;

• разработка блоков индикации для микропроцессорных систем;

• реализация синхронных автоматов на интегральных микросхемах.

В зависимости от степени первичной подготовки студентов возможно усложнение индивидуальных заданий на курсовое проектирование, тематика которых может выходить за рамки выше перечисленных направлений.

Специальные задания для курсового проектирования наиболее приемлемы для студентов очников. Типовое задание на курсовое проектирование предназначено для студентов заочников. Обязательным минимумом материалов курсового проекта для студентов заочников является РПЗ, схема электрическая принципиальная разработанного синхронного автомата и перечень элементов.

В результате изучения дисциплины "Схемотехника ЭВМ" студенты должны:

• знать номенклатуру, характеристики и функциональное назначение интегральных микросхем, выпускаемых отечественной и зарубежной промышленностью для ЭВМ;

• знать и практически овладеть основными методами проектирования узлов ЭВМ на основе интегральных микросхем различной степени интеграции;

- знать принципы построения интегральных микросхем памяти и способы построения на их основе устройств памяти большой емкости;

- уметь выбирать схемотехническую базу при проектировании различных устройств ЭВМ;

• иметь навыки экспериментального исследования работоспособности спроектированных схем.

Программой предусмотрено выполнение курсового проекта в рамках дисциплины «Схемотехника ЭВМ».

Цель курсового проектирования - закрепление у студентов основных теоретических положений дисциплины "Схемотехника ЭВМ", приобретение практических навыков по решению задач логического синтеза узлов и блоков цифровых ЭВМ, а так же практической их реализации на интегральных микросхем.

Каждому студенту выдается техническое задание (ТЗ), содержащее требования к проектируемому цифровому узлу или блоку.

На основании заданных исходных данных необходимо, в конечном счёте, разработать схему электрическую принципиальную заданного цифрового устройства, разработать его модель и проверить правильность функционирования средствами пакета схемотехнического моделирования Electronics Workbench (EWB).

Разработке схемы электрической принципиальной цифрового узла должна предшествовать разработка схем электрических структурных и функциональных, постепенная детализация которых подготавливает законченное техническое решение поставленной задачи.

Текстовые и графические материалы курсового проекта оформляются в соответствие с требованиями ЕСКД. Для реализации заданного цифрового узла разрешается использовать только те микросхемы и электро-радио элементы, модели которых имеются в демоверсии пакета схемотехнического моделирования Electronics Workbench 5.Х (см. раздел 5).

Таблица 1