Материал: 2160

Наличие низкого уровня на выходе хотя бы одного элемента приводит к формированию низкого уровня на выходе всей схемы. Возвращаясь к рис. 1.12, можно увидеть, что при таком включении выходные транзисторы VT3 всех схем оказываются включенными параллельно

(между коллектором и эмиттером) и достаточно, чтобы открылся только один из них для формирования низкого уровня на выходе всей схемы.

Сваться в качестве ключей следующих видов: МОП-ключ с активной (резисторной) нагрузкой; МОП-ключ с динамической (МОПтранз сторной) нагрузкой; КМОП-инвертор; БиКМОП-ключ.

Комплементарные металл-оксид полупроводники. КМОП-лог ка

Полевые транз сторы с изолированным затвором могут использо-

резисторнагрузкой. В схеме такого ключа в качестве динамической нагрузки ис-

Недостатком МОП-ключа с активной нагрузкой является то, что зан мает много места на кристалле и на нем рассеивается

большая мощность. Этого недостатка нет у МОП-ключа с динамической

пользуется МОП-транзистор с таким же типом канала, что и у МОП-ключа.

рабочем Общим недостаткомАо оих рассмотренных МОП-ключей является

то, что в состоянии через них протекает постоянная составляющая тока, пропорциональная сопротивлению нагрузки. Но при последовательном включении нескольких ключей этот ток для схемы ключа в целом не нужен, так как входной ток у МОП-транзисторов равен нулю, а для их переключения требуется лишь перезарядить входную емкость. Следовательно, здесь происходит бесполезное потребление

26

Эту пару транзисторов называют комплементарной (дополняющей). Отсюда и аббревиатура КМОП. Здесь стоки транзисторов VT1 и VT2 объединены в один вывод, который является выходом ключа. Затворы также объединены и образуют вход ключа. Исток транзистора VT2 соединен с шиной питания (+Eп), а исток транзистора VT1 заземлен. Выходное напряжение Uвых снимается с транзистора VT1.

Режим транзисторов подбирается таким образом, чтобы даже в переходных процессах не было моментов, когда оба транзистора открыты. Для этого напряжение питания инвертора выбирается из условия

Если на затворе высокий уровень сигнала (Ез > 2,4 В), то транзистор VT1 открыт, а VT2 – закрыт, и напряжение Uвых будет иметь низкий уровень. При н зком уровне входного сигнала картина изменится на прот воположную, напряжение Uвых будет иметь высокий уровень. Следовательно, данная схема реализует логическую функцию инверсии

транзисторыбАVT1 и VT2 закрыты, а n-канальные VT3 и VT4 открыты. Тогда на выходе этой схемы удет низкий уровень напряжения, то есть y 0. При x1 x2 0 все эти транзисторы поменяют свои состояния на противоположные, при которых y 1.

На рис. 1.16 приведена интегральная схема, собранная на

КМОП-инверторе. Нетрудно видеть, что при x1 x2 1 p-канальные

Д ключи VT1 и VT2 соединены параллельноИ. Транзистор VT3 при этом

При x1 1и x2 0 транзистор VT1 открыт, поэтому участок цепи Eп VT1 y замкнут, несмотря на разомкнутый ключ VT2, так как

будет закрыт, а ключ VT4 открыт, но, так как ключи VT3 и VT4 соеди-

нены последовательно, то цепь заземления выхода схемы все равно будет разорвана. Поэтому y 1.

При x1 0и x2 1 лишь поменяются своими состояниями ключи VT1 и VT2, а также VT3 и VT4, но результат тот же – y 1. Таким образом, согласно вычисленной выше таблицы истинности, данная логическая функция (см. табл. 1.1) y15 x1 x2 x1x2 – штрих Шеффера или И-НЕ.

У биполярных транзисторов способность отдавать ток в нагрузку значительно выше, чем у МОП-транзистора. Желание избавиться от этого недостатка КМОП-логики привело к появлению БиКМОП-логики. На рис. 1.17 представлена простейшая схема БиКМОП-инвертора.

27

8.Перечислите виды ключей на МОП-транзисторах. Отметьте их достоинства и недостатки.

9.Какие два МОП-транзистора образуют комплементарную пару? 10.Начертите схему КМОП-инвертора и объясните, как эта схема

щую базовый элемент И-НЕ в КМОП-логике. ки14.Нап ш те условие, при котором в схеме элемента И-НЕ в

КМОП-лог ке (рис. 1.16) транзиторные ключи VT1 и VT2 одновременно не могут ыть открытыми.

15.В чем пр нц пиальная разница в свойствах БикМОП-логики и КМОПб-лог ?

16.Начерт те схему БикМОП-инвертора и объясните, как эта схема ра отает.

АПрактическое занятие №5

ШИФРАТОРЫ, ДЕШИФР ТОРЫ, МУЛЬТИПЛЕКСОРЫ, ДЕМУЛЬТИПЛЕКСОРЫ

памяти, применяемых в микропроцессорных системах в качестве коммутационных устройств; усвоение методики их построения из базовых логических элементов.

Цели занятия: закреплениеДзнаний о логических автоматах без

Шифратором называется КЛУ (логический автомат без памяти) с n

выходами и 2n входами. В частности, при n = 3 шифратор на схеме может быть представлен таким обозначением (рис. 1.19).

Шифратор номер входа, на который подается сигнал, преобразует в двоичный код. Например, сигнал, поступивший на вход d6, даст на выходе код 110 (q2 = 1, q1 = 1, q0 = 0), что соответствует числу 6 в двоичной системе счисления. Аналогично при d3 = 1 на выходе будет про-

читано q2 = 0, q1 = 1, q0= 1, а при d0 = 1 получим q2 = 0, q1 = 0, q0= 0.

Дешифратор – это КЛУ с n входами и 2n выходами. Он осуществляет действие, обратное шифратору – выставляет логическую единицу на тот вывод, номер которого в виде двоичного кода поступил на его вход. При n = 2 (рис. 1.20) дешифратор, имеющий на входе d1 = 1 и d0 = 1, выдаст на выходе q3 = 1, q2 = 0, q1 = 0, q0= 0, то есть только выход q3

29

будет иметь логическую единицу, так как двоичный код 11 соответствует числу 3.

Ш фратор номер входа, на который подается сигнал, преобразует в дво чный код. Например, сигнал, поступивший на вход d6, даст на выходе код 110 (q2 = 1, q1 = 1, q0 = 0), что соответствует числу 6 в дво-

ичной с стеме сч сления. налогично при d3 = 1 на выходе будет про-

читано q2 = 0, q1 = 1, q0= 1, а при d0 = 1 получим q2 = 0, q1 = 0, q0= 0.

будет иметьбАлогическую единицу, так как двоичный код 11 соответствует числу 3.

Дешифратор – это КЛУ с n входами и 2n выходами. Он осуществ-

ляет действие, о ратное шифратору – выставляет логическую единицу

на тот вывод, номер которого в виде двоичного кода поступил на его

вход. При n = 2 (рис. 1.20) дешифратор, имеющий на входе d1 = 1 и d0 = 1, выдаст на выходе q3 = 1, q2 =Д0, q1 = 0, q0= 0, то есть только выход q3

Мультиплексор – это КЛУ, предназначенное для поочередной пе-

редачи на один выход одного из 2n входных сигналов, где n – число адресных входов. Такую передачу называют мультиплексированиемИ.

Число информационных (мультиплексированных) входов называ-

ется количеством каналов мультиплексора, а количество адресных входов – числом его разрядов. Такое КЛУ коммутирует один из информационных входов с единственным выходом, а номер коммутируемого входа определяется адресными входами.

Число разрядов мультиплексоров, входящих в стандартные серии, от 1 до 4. На рис. 1.21,а представлено обозначение двухразрядного мультиплексора. При поступлении на его адресные входы, например, кода 11 (a1 = 1, a0 = 1) с выходом коммутируется информационный вход d3, а при коде 10 – вход d2 и т.д.

Демультиплексор – это КЛУ с одним информационным входом, n адресными входами и 2n выходами (рис. 21,б). Единственный информационный вход d здесь коммутируется с одним из выходов, номер кото-

30