Материал: MU_po_vypolneniyu_KP

ность и основные качества вариантов. Схема каждого варианта должна быть раскрыта до уровня типовых функциональных узлов вычислительной техники типа "регистр", "счетчик", "дешифратор", "мультиплексор", "триггер" без их излишней детализации, которая затемняет главные процессы функционирования схемы. При определенной сложности проект целесообразно строить в форме нескольких схем, построенных по иерархическому принципу (ведущие и ведомые фрагменты). Главная задача этого этапа изложения материа-

ла — наглядное представление идеи построения и функционирования схемы.

На уровне укрупненных функциональных схем следует разработать 2…3 варианта реализации узла и описать их работу, пользуясь при необходимости упрощенными временными диаграммами.

2.3. О критериях качества разрабатываемых вариантов

Результаты синтеза технических устройств, как правило, неоднозначны и возможна их реализация в нескольких сопоставимых по качеству вариантах.

Выбор наилучшего для данных условий варианта определяется критериями качества, согласованными с заказчиками проекта. В качестве критерия качества, экстремального значения которого добивается разработчик, может выступать какая-либо одна особо важная для пользователя техническая характеристика — частный критерий качества (минимум аппаратных затрат, максимум быстродействия, минимум потребляемой мощности, максимум помехоустойчивости и т. п.). Однако обычно требуется учет нескольких характеристик и оценка для их совокупности — интегральный критерий качества.

Формирование интегрального критерия — чрезвычайно ответственная задача, не имеющая формального решения. В любую форму интегрального критерия качества входят коэффициенты, назначаемые субъективно. По-

этому в практике проектирования сложные интегральные критерии качества не популярны. Достаточно признанным интегральным критерием можно, пожалуй, считать лишь критерий AT, где А — аппаратная сложность устройства, Т — время получения результата. Наилучшей по интегральному критерию АТ или A/F является схема с его минимальным значением. Но и здесь проявляется общий недостаток интегральных критериев — в них уменьшение одного частного критерия может быть скомпенсировано ростом другого, что формально равноценно, но далеко не всегда разумно.

6

Аппаратная сложность схемы (А) при реализации на ПЛИС выявляется с помощью САПР после компиляции проекта и оценивается количеством использованных схемных ресурсов кристалла. По первоначальной функциональной схеме аппаратную сложность реализации в ПЛИС можно оценить лишь очень приближенно.

Время решения задачи Т оценивается минимальным временным интервалом между сменами наборов входных данных. После подачи входных данных идет их обработка, по окончании которой на выходе формируется результат. Только после завершения этого процесса можно подавать на входы схемы новый набор входных данных (сквозная синхронизация).

Для оценки интервала Т необходимо найти по цепи задержек наиболее длинный по времени путь распространения сигналов от входа ПЛИС к её выходу. На этом пути суммируются значения задержек элементов, соответствующие выбранной ПЛИС, и учитываются (при их наличии) интервалы, связанные с тактированием процессов в схеме. Результат можно получить при моделировании работы схемы с помощью САПР.

Специально учитываются ситуации неготовности устройств к обмену данными с микропроцессорной системой, увеличивающие интервал Т. Для блокировки получения неверных результатов или пропуска запроса на обработку устройство сообщает о своей готовности сигналом Ready.

Для схем, содержащих тактируемые элементы памяти, важной характеристикой быстродействия служит предельно допустимая частота повторения импульсов F.

2.4. Применение программируемых ЗУ

Известно, что ЗУ, реализующие табличные методы представления функций, могут служить средствами решения многих задач обработки информации. Табличные формы представления функций достаточно универсальны, то же можно сказать и о возможностях построения цифровых узлов на основе программируемых ЗУ. Приводимое ниже пояснение применимости ЗУ для построения проектируемых узлов связано с возможно недостаточными сведениями об этом, полученными из лекционного курса.

Для воспроизведения таблиц служат микросхемы программируемых ЗУ

(PROM, EPROM-OTP, EPROM, EEPROM, FLASH). В эти ЗУ содержимое записывается в специальном режиме, а в рабочем режиме производится только чтение данных. В микросхемах ПЛИС, кроме того, функции таблиц моде-

7

лируются с помощью ОЗУ, в которые загружается и сохраняется на время решения таблица (хотя и исчезает при снятии питания). Для применения ЗУ в данном курсовом проекте можно использовать типовые элементы памяти

(ROM, RAM, FIFO и т.д. в закладке megafunctions – storage САПР ).

Внешняя организация ROM приведена на рис. 2, а. В режиме с постоянным разрешением работы по входу EN память работает как комбинационное устройство. При этом (рис. 2, б) смена адреса вызывает изменение выходных данных с некоторой задержкой доступа по адресу t A(A) (t CY(A) — длительность цикла чтения). Код адреса An-1An-2…A0 определяет ячейку памяти, из которой считываются данные Dm-1Dm-2…D0. Число адресов памяти равно 2n , а емкость ЗУ составляет 2n × m бит.

Для воспроизведения функций времени генератор частоты задает отметки времени. Сигналы генератора подаются на счетчик, преобразующий последовательность отметок времени в последовательность кодов. Коды служат адресами памяти, так что для каждого интервала времени с выходов ЗУ считываются значения функций соответственно его запрограммированному содержимому.

2.5. Сопряжение проектируемого узла с устройством управления (интерфейсом процессорной системы)

Сигналы устройства управления (УУ) определяют такие действия как адресация объектов, приведение схемы в исходное состояние, задание режима работы, пуск и останов, прием промежуточных и окончательных результатов (рис. 3).

8

Рис.3

Реакция узла на команду останова предусматривается такой: при цикличной работе устройства оно останавливается не мгновенно, а по завершении текущего цикла работы.

Сигнал сброса приводит схему в исходное состояние (если это необходимо). Адреса подаются для доступа к регистрам схемы (в том числе и одноразрядным), которым предназначен соответствующий сигнал (код режима, пуск, останов и др. Для этого восьмиразрядные адреса декодируются схемой селектора адреса, выходной сигнал, которого SEL открывает сигналу путь к соответствующему регистру. Сигнал Ready (готовность) поступает от управляемого устройства, при его отсутствии процессы обмена с устройством приостанавливаются до появления сигнала Ready. При выполнении некоторых заданий сигнал готовности может понадобиться. Способы формирования этого сигнала рассмотрены в работе [ 1 ].

Проектируемый узел рассматривается как внешнее устройство (ВУ) процессорной системы. В этом случае функции УУ выполняет интерфейс системы (в данном случае Microbus [ 3 ]). Для взаимодействия с ВУ процессор реализует две команды — команду ввода (чтения порта) IN(address_port) и команду вывода (записи в порт) OUT(address_port). Выработка сигналов, выполняющих требуемые действия, может быть проиллюстрирована временной диаграммой цикла вывода (рис.4).

Цикл ввода отличается от цикла вывода подачей строба IOR вместо строба IOW и более поздним появлением вводимых данных. Для выработки управляющих импульсов по командам IN и OUT можно использовать совпадения активных значений сигналов пары SEL и IOR либо SEL и IOW (см. схемы безусловного и условного программного ввода/вывода в работе

9