Материал: MU_po_vypolneniyu_KP

6. Счетчик с программированием приращений содержимого

Счетчик имеет 10 разрядов и является двоично-кодированным. Содержимое счетчика изменяется на ∆N с приходом каждого входного импульса. Возможны два режима работы счетчика: с ∆N1и ∆N2. Код режима, сигналы сброса, пуска и останова счетчика поступают от управляющего устройства (процессора). Код, полученный в счетчике к моменту останова, фиксируется. Счетчик рассматривается как внешнее устройство процессорной системы, его адреса расположены в заданной области адресного пространства системы, имеющего емкость 256 адресов.

Возможны следующие варианты реализации: формальный синтез (с использованием триггеров и логических элементов заданного типа), схема с применением комбинационного сумматора и регистра в младших разрядах, вариант с изменением содержимого счетчика на 0,5(∆N1+∆N2) и последующим прибавлением или вычитанием единицы, схема с двоичным счетчиком и ППЗУ и др.

Варианты задания приведены в табл.5.

Таблица 5

7. Преобразователь параллельного кода в последовательный для асинхронного протокола передач

26

Разработать узел преобразующий параллельный код в последовательный с добавлением к нему старт-бита, стоп-бита и бита паритета.

Варианты задания приведены в табл.6.

Предусмотреть возможность передачи последовательного кода со скоростями, указанными в вариантах задания. Входной параллельный код, код выбора скорости передачи и сигнал пуска передаются из управляющего устройства (процессора). Критерий выбора варианта реализации схемы — минимум аппаратных затрат.

8. Блок репрограммируемой памяти с контролем по Хеммингу

Разработать блок репрограммируемой памяти, в котором используется модифицированный код Хемминга для контроля и коррекции ошибок в рабочем режиме (режимы стирания/записи не рассматриваются). Блок памяти должен хранить s слов с разрядностью n (имеется в виду число информационных разрядов) и строится Разработать принципиальную электрическую схему блока репрограмми на микросхемах с организацией k p . Адреса памяти занимают указанную в таблице область адресного пространства (АП) системы (емкость АП равна 64К). Кодирующее устройство блока преобразует n- разрядные входные слова в m-разрядные модифицированные коды Хемминга, которые хранятся в блоке памяти. При считывании слов декодирующее устройство блока формирует n-разрядные выходные слова с коррекцией одиночной ошибки и обнаружением двойной. Работа блока памяти должна быть согласована с временными диаграммами циклов чтения и записи процессора. Длительность цикла чтения процессора tCY . Признак двойной ошибки фиксируется Варианты задания приведены в табл. 7.

Таблица 7

27

28

Приложение

Пример выполнения некоторых разделов задания

Пусть требуется разработать формирователь импульсов с тремя выходами, на которых воспроизводятся функции времени Z1, Z2 и Z3, показанные на рис. П.1. Режим работы формирователя старт-стопный (после каждого сигнала пуска формирователь генерирует циклы работы вплоть до сигнала останова).

T

T/8

Z1

T/4

Z2

3T/8

Z3

Рис. П.1

Поставленная задача может быть решена многими методами. Не будем их обсуждать, остановимся лишь на одном перспективном направлении. В этом направлении для формирования требуемых импульсов нужно фиксировать интервалы, составляющие наибольший общий делитель искомых интервалов (в нашем случае это интервал Т/8). Из этих “квантов” можно собирать нужные выходные сигналы, объединяя их по ИЛИ. Временные отметки для границ интервалов можно получать разными способами.

Например, можно для этого использовать цепочку одновибраторов, длительности выходных сигналов которых дают нужные точки во времени. Однако это решение не обеспечит точного формирования временных интервалов вследствие ограниченной точности и стабильности длительностей выходных импульсов одновибраторов. Можно сгенерировать линейнорастущий код (генератор плюс счетчик) и с помощью трех компараторов получить “засечки” трех моментов времени. Однако такое решение повидимому окажется слишком сложным. Можно разбить период Т на восемь частей (генератор плюс счетчик плюс дешифратор) и собирать импульсы из отдельных “квантов” схемой ИЛИ. Такое решение будет более простым, но так как выходные импульсы будут составляться из нескольких коротких, на

29

стыках последних могут возникать опасные помехи (просечки). Если вместо коротких импульсов для сборки выходных сигналов использовать более длительные, то наряду с простотой схемного решения получим исключение просечек. Более длительные импульсы можно получить на выходах счетчика Джонсона (рис. П.2, а). Такая идея представляется удачной. Четырехразрядный счетчик Джонсона имеет восемь состояний, сдвиги между импульсами на соседних выходах составляют Т/ 2n , где n — разрядность счетчика Джонсона. При n = 4 сдвиги составят 1/8 периода, что и позволит составить нужные выходные функции Z1,Z2 и Z3.

Cдвиг

(а)

Q1

Q2

Q3

Q4

Естественно, что для компоновки искомых функций, нужно выбирать диаграммы, фронты которых совпадают с фронтами импульсов Z1, Z2 и Z3. Нетрудно видеть, что Z1 = Q1Q3 , Z2 = Q1Q2 и Z3 = Q2 Q3.

Блок-схема реализации функций и управления этим процессом от команд программы приведена на рис. П.3. Формирователю присвоен адрес 129 из адресного пространства внешних устройств емкостью 256 адресов. Появление этого адреса открывает путь для прохождения в соответствующие точ-

30