2.3 Генератор тактових імпульсів К
1810ГФ 84
Генератор тактових імпульсів (ГТІ) К 1810ГФ 84 призначений для управління ЦП К 1810ВМ 86 і периферійними пристроями, а також для синхронізації сигналів READY з тактовими сигналами ЦП і сигналів інтерфейсної шини.
Вибір режиму функціонування визначається потенціалом на вході F/C̅. Якщо цей вхід під’єднаний до "землі", то ГТІ працює в режимі формування сигналів від внутрішнього генератора, а якщо на F/C̅ подається високий потенціал - то в режимі формування.
Сигнали OCS, CLK, PCLK синхронні і
їх частоти пов’язані співвідношенням:
FOCS=3FCLK=6FPCLK
До входу R̅E̅S̅ підключається RC-ланцюг, забезпечуючи автоматичне формування сигналу при включенні джерела живлення.
Таблиця 2.3
|
Найменування входу/виходу |
Призначення |
|
CLK |
Тактовий сигнал для ЦП К 1810ВМ 86 |
|
PCLK |
Тактовий сигнал для периферійних БІС |
|
OCS |
Тактовий сигнал задаючого генератора |
|
RESET |
Сигнал скидання |
|
READY |
Сигнал готовності |
|
X2, X1 |
Входи для кварцового резонатора |
|
EFI |
Для зовнішнього джерела частоти |
|
F/C̅ |
Вибір джерела тактової частоти |
|
R̅E̅S̅ |
Сигнал початкового встановлення |
|
RDY1, RDY2 |
Сигнал готовності від 2 систем И-41 |
|
A̅E̅N̅1̅, A̅E̅N̅2̅ |
Сигнали доступу до адреси по відношенню до сигналів готовності RDY1, RDY2 |
|
CSYNC |
Вхід синхронізації для тактової частоти декількох БІС |
|
TANK |
Для кристалу з обертоном |
Рис. 6. Умовно графічне зображення К
1810ГФ 84
Рис. 7. Схема підключення ГТІ до
кварцового резонатора.
Рис. 8. Часова діаграма роботи ГТІ К 1810ГФ 84
.4 Буферні регістри К 1810ИР 82
процесор мікросхема таймер переривання
Буферні регістри призначені для організації запам’ятовуючих буферів, адресних засувок, портів вводу/виводу, мультиплексорів и т.д.
Регістр К 1810ИР 82 являє собою
запам’ятовуючий пристрій, який зберігає 8 біт інформації. Серія К 1810 означає,
що він сумісний і має використовуватись з іншими мікросхемами серії К 1810.
Рис. 9. Функціональна схема К 1810ИР 82
Таблиця 2.4
|
Найменування входу/виходу |
Призначення |
|
DI0 - DI7 |
Лінії вхідних даних |
|
DO0 - DO7 |
Лінії вихідних даних |
|
STB |
Стробуючий сигнал |
|
O̅E̅ |
Дозвіл видачі даних |
|
Ucc |
Напруга живлення |
|
GND |
Заземлення |
Рис. 10. Умовно графічне зображення
К 1810ИР 82
При подачі сигналу високого рівня на вхід STB стан вхідних ліній DI7-DI0 передається на вихідні лінії DO7-DO0. Запам’ятовування в інформаційних тригерах здійснюється при переході сигналу STB від високого рівня до низького(1-0). Сигнал ОЕ управляє вихідними буферами: при ОЕ=0 буфер відпирається, при ОЕ=1 він встановлюється в Z-стан. Сигнал ОЕ не впливає ні на стан інформаційних тригерів, ні на функцію запису.
Так як за варіантом розрядність
адреси даних = 8 біт то необхідно використовувати 8/8 = 1 мікросхему регістрів
К 1810ИР 82.
Рис. 11. Часова діаграма роботи К 1810ИР 82
.5 Шинні формувачі К 1810ВА 86
Мікросхема К 1810ВА 86 являє собою
8-ми розрядний шинний формувач. Їх застосовують як буферні пристрої шини даних
в мікропроцесорних системах. Мікросхема складається з 8-ми однакових
функціональних блоків з загальними сигналами управління Т і ОЕ.
Рис. 12. Функціональна схема ШФ ВА 86
Функціональні блоки складаються з двох підсилювачів - формувачів з Z-станами на виходах, схема включення яких забезпечує різноспрямовану передачу.
Таблиця 2.5
|
Найменування входу/виходу |
Призначення |
|
A7 - A0 |
Вхід/Вихід ліній даних (Т=1 - вихід) (Т=0 - вхід) |
|
B7 - B0 |
Вхід/вихід ліній даних (Т=0 - вихід) (Т=1 - вхід) |
|
T |
Вхідний сигнал управління направленням передачі |
|
Вхідний сигнал дозволу передачі |
|
Рис. 13. Умовно графічне зображення
К 1810ВА 86
Так як шина даних в МП К 1810ВМ 86
складає 16 біт, то необхідно використовувати 16/8 = 2 мікросхеми К 1810ВА 86
Рис. 14. Часова діаграма роботи ШФ ВА 86
Висновок
В результаті виконання даного курсового проекту, була спроектована мікропроцесорна система на комплекті К 1810. У відповідності з технічним завданням був проведений аналіз центрального процесорного елементу ВМ 86, та інших допоміжних мікросхем які необхідні для правильного функціонування мікропроцесорної системи. Розроблена спрощена схема мікропроцесорної системи, що включає наступні модулі: ГТІ К 1810ГФ 84, шинний формувач К 1810ВА 86, буферні регістрі К 1810ИР 82, контролер прямого доступу до пам’яті К 1810ВТ 37. На базі підібраних мікросхем була розроблена структурна та принципіальна схема, яка відображає розташування та взаємозв’язок блоків між собою.
В рамках курсового проекту була
вирішена основна задача - розвиток та закріплення навичок самостійної роботи
при вирішені конкретної задачі розробки мікропроцесорної системи.
Список літератури
1. Ю.М. Казаринова., Микропроцессорный комплект К 1810: Структура, программирование, применение/ Под ред. И.П. Степаненко. - М.: Высшая школа, 1990.
2. В.Г. Домрачев., Ю.Н. Чернышов. Микропроцессорные БИС и их применение: Одноплатные микроЭВМ/ Под ред. В.Г Домрачева. - М.: Энергоатомиздат, 2008.
. Горбачев Г.Н., Гаплыгин Е.Е. Промышленная электроника: Учебник для вузов/ Под ред. Лабунуева. - М.: Электроатомиздат, 2008.-320с. ил
. Горбунов В.Л., Панфилов Д.И., Преснухин Д.Л. Микропроцессоры. Основы построения микро ЭВМ. - М.: Высшая школа,2010
. Ефимов И.Е., Козырь И.Я, Горбунов Ю.И. Микроэлектроника: проектирование, виды микросхем, функциональная микроэлектроника: Учебное пособие для приборостроения спец.вузов. - М.: Высшая школа, 2007. - 416c.