Материал: Моделирование аналоговых устройств сверхбольших интегральных схем. Балашов Ю.С., Мушта А.И

ФГБОУ ВПО

«Воронежский государственный технический университет»

Ю.С. Балашов а.И. Мушта а.М. Сумин

моделирование

аналоговых устройств сверхбольших интегральных схем

Утверждено Редакционно-издательским советом

университета в качестве учебного пособия

Воронеж 2011

УДК 621.382

Балашов Ю.С. Моделирование аналоговых устройств сверхбольших интегральных схем: учеб. пособие / Ю.С. Балашов, А.И. Мушта, А.М. Сумин. Воронеж: ФГБОУ ВПО «Воронежский государственный технический университет», 2011. 84 с.

В учебном пособии рассматриваются принципы схемотехнического аналогового моделирования, виды и типы анализа (моделирование по постоянному току, в частотной и временной области). Изучаются особенности моделирования аналоговых блоков в различных режимах. Проводится обзор расширенных видов анализа таких, как спектральный анализ, анализ шумов, анализ чувствительности. Изучаются состав, структура библиотек элементов для схемотехнического моделирования с топологическими нормами 90 нм.

Издание соответствует требованиям Федерального государственного образовательного стандарта высшего профессионального образования по направлению 211000 «Конструирование и технология электронных средств», магистерской программе 211000.68 «Информационные технологии проектирования электронных средств, выполненных по субмикронной технологии»), дисциплине «Моделирование аналоговых устройств сверхбольших интегральных схем». Учебное пособие также предназначено для слушателей профессиональной переподготовки специалистов (программа «Схемотехническое проектирование аналоговых устройств сверхбольших интегральных схем (СБИС) с топологическими нормами 90 нм»).

Издание предназначено для студентов очной формы обучения.

Учебное пособие подготовлено на магнитном носителе в текстовом редакторе Microsoft Word и содержится в файле Сумин 2.doc.

Табл. 3. Ил. 21. Библиогр.: 8 назв.

Рецензенты: ОАО «Концерн Созвездие» (директор Центра системного проектирования В.И. Конопкин);

канд. техн. наук, проф. Б.В. Матвеев

 Балашов Ю.С., Мушта А.И., Сумин А.М., 2011

 Оформление. ФГБОУ ВПО «Воронежский

государственный технический университет», 2011

Введение

Курс дисциплины «Моделирование аналоговых устройств сверхбольших интегральных схем» предполагает изучение общих вопросов автоматизированного проектирования (преимущественно схемотехнического), в том числе:

изучение основных этапов схемотехнического проектирования и моделирования электронных схем, а также знакомство с программными пакетами, используемыми в современных САПР;

изучение компьютерных моделей как пассивных, так и активных электронных компонентов;

изучение алгоритмов расчетов электронных схем по постоянному току, в частотной и временной областях, а также ряд других вопросов.

Целью курса является теоретическая и практическая подготовка специалистов в области схемотехнического моделирования аналоговых интегральных схем по субмикронным топологическим нормам по БиКМОП технологии.

Рассматриваются принципы схемотехнического аналогового моделирования, виды и типы анализа (моделирование по постоянному току, в частотной и временной области). Изучаются особенности моделирования аналоговых блоков в различных режимах. Проводится обзор расширенных видов анализа таких, как спектральный анализ, анализ шумов, анализ чувствительности. Изучаются состав, структура библиотек элементов для схемотехнического моделирования с проектными нормами 90 нм БиКМОП технологии.

Освоение курса позволяет повысить заинтересованность, творческий потенциал, профессиональный уровень и квалификацию молодых специалистов и преподавательского состава, обеспечить повышение качества и сокращение сроков автоматизированного моделирования аналоговых устройств по субмикронным топологическим нормам, по БиКМОП технологии.

1. Понятие «моделирование». Проблемы схемотехнического моделирования

1.1. Понятие «моделирование»

При оценке средств моделирования обычно выделяют два основных требования – производительность и достоверность получаемых результатов. Первое обусловлено необходимостью проектировать все более сложные изделия в коммерчески приемлемые сроки. Второе – необходимостью безошибочного проектирования, поскольку каждая ошибка разработчика может обойтись в сотни тысяч долларов.

Базовые математические методы и алгоритмы, используемые при автоматизации расчета электрических схем, были разработаны сравнительно давно. Однако поиск новых подходов в этой области идет постоянно при тесном взаимодействии разработчиков САПР и специалистов в области численного моделирования. На ранних этапах развития схемотехнического моделирования основными критериями были экономия машинной памяти и сокращение временных затрат.

Со временем мощности вычислительных средств выросли, а стоимость оперативной памяти сильно упала. Однако размеры проектируемых схем также увеличились, и требования к САПР по сути остались прежними. Но изменились приоритеты. Сегодня на первый план, несомненно, вышла задача повышения производительности программ моделирования.

Для ее решения в основном используются две группы методов: учет структурных особенностей проектируемых схем и использование упрощенных моделей элементов. Благодаря учету структурных особенностей схем можно значительно повысить скорость моделирования и снизить объем необходимой оперативной памяти, но только для отдельных специальных типов схем, например схем памяти. Использование упрощенных моделей элементов в программах так называемого «FastSpice» быстрого схемотехнического моделирования (NanoSim, UltraSim, HSim) позволяет существенно сократить время моделирования, но приводит к снижению точности получаемых результатов из-за более грубых моделей. Еще одно направление повышения производительности моделирования – создание специализированных аппаратных вычислителей, в которых наиболее трудоемкие вычисления реализованы на аппаратном уровне. Основная проблема аппаратного подхода – дороговизна, отсутствие универсальности, а также быстрый рост производительности вычислительных систем общего назначения, в результате чего специализированные аппаратные комплексы быстро устаревают. Например, с появлением многоядерных микропроцессоров рост производительности персональных компьютеров (ПК) начал превышать рост производительности рабочих станций.

При этом цена ПК в разы и даже десятки раз ниже стоимости сопоставимой по характеристикам рабочей станции. Если алгоритмы и программное обеспечение позволяют распараллелить процесс вычислений с учетом особенностей многоядерной архитектуры, то производительность программ моделирования на ПК может быть существенно увеличена.

1.2. Задачи схемотехнического моделирования сбис

Целью применения средств автоматизации является сокращение срока выхода на рынок и снижение стоимости проектирования СБИС. Жесткая конкуренция фактически не оставляет времени на исправление ошибок, допущенных на стадии проектирования и выявленных после изготовления кристаллов.

Кроме того, переход к субмикронным технологиям увеличивает цену устранения ошибки, поскольку возрастает стоимость изготовления пробной партии ИС. Цена одной ошибки в типовых современных проектах составляет около 1 миллиона долларов. С другой стороны, в потребительской электронике новые разработки становятся старыми в считанные месяцы. Поэтому кратчайшие сроки выполнения проектов очень важны для завоевания рынка и сохранения позиций на нем.

Для получения конкурентных преимуществ выполняется также оптимизация проекта на схемотехническом уровне по критериям быстродействия, потребляемой мощности, надежности, параметрического выхода годных. С расширением рынка телекоммуникационной электроники к этим критериям добавились частота, фаза, уровень шума, искажения.

Значительное влияние на выход годных кристаллов при существенно субмикронных технологиях (менее 0,35 мкм) оказывает технологический разброс параметров элементов схемы, приводящий к так называемому параметрическому браку. Параметрический брак в настоящее время превышает долю брака, возникающего по причине дефектов кремниевых пластин. Моделирование с учетом статистического разброса параметров элементов позволяет спроектировать СБИС с максимальным процентом выхода годных кристаллов.

Размеры элементов СБИС приблизились к фундаментальным физическим пределам и поведение элементов цифровых цепей стало аналоговым. В цифровых СБИС стали существенными перекрестные помехи, индуктивность и сопротивление шин питания, земли и межсоединений, взаимные индуктивности, электромиграция атомов, паразитное потребление мощности в статическом режиме.

При технологии 0,25 мкм только 20 % задержек в БИС определяются затворами МОП-транзисторов, а 80 % — межсоединениями. Для технологии 0,18 мкм задержка даже в медных линиях связи сравнялась с задержкой в вентилях. Индуктивные паразитные связи потребовали экранирования линий передачи на кристалле. В связи с уменьшением напряжения питания СБИС до 1,2 В увеличилась относительная величина выбросов на шинах питания и земли. Таким образом, возросло общее число параметров электрической схемы, технологический разброс которых может вывести СБИС за границу технологического допуска. Поэтому при проектировании СБИС уже нельзя обойтись только логическим моделированием, появилась необходимость моделирования всей СБИС целиком на предельно детальном схемотехническом уровне, с учетом всех паразитных элементов.

Если раньше основные затраты приходились на стадию верификации проекта, то теперь резко возросли затраты на стадии размещения элементов, поскольку критерии размещения с учетом паразитных связей существенно усложнили этот процесс и он стал зависеть от результатов схемотехнической верификации СБИС. То есть с переходом в субмикронную область повысилась актуальность схемотехнического моделирования при проектировании топологии СБИС.

Многообразие задач проектирования и невозможность создания единого средства их решения породили целый спектр систем схемотехнического моделирования (рис. 1.1). Общая закономерность в их характеристиках состоит в том, что с ростом быстродействия программы или предельного размера моделируемой цепи уменьшается точность и достоверность полученного результата. Несколько необычным на рис. 1.1 является указание тестового кристалла в одном ряду со средствами моделирования, однако нужно учесть, что моделирование на компьютере является лишь разновидностью моделирования в широком смысле этого понятия, которое включает в себя также и физическое моделирование. При физическом моделировании соответственные величины натуры и модели имеют одинаковую физическую природу. Поэтому транзисторы и электрические цепи, расположенные на тестовом кристалле, можно рассматривать как физические модели фрагментов будущей СБИС.

Рис. 1.1. Соотношение возможностей и областей применения средств

моделирования на транзисторном уровне

Причем место тестового кристалла в начале координат связано с тем, что он является предельно точной моделью и используется в системах моделирования в качестве эталона, для «калибровки кремнием» средств моделирования. С другой стороны, тестовый кристалл является и самой быстродействующей моделью.

Максимальной точностью и достоверностью обладают классические программы схемотехнического моделирования (SPICE-подобные программы), которые основаны на машинном составлении системы обыкновенных дифференциальных уравнений электрической цепи и их решении без применения упрощающих предположений. В них используются численные методы Рунге — Кутта или метод Гира для интегрирования системы дифференциальных уравнений, метод Ньютона-Рафсона для линеаризации системы нелинейных алгебраических уравнений и метод Гаусса или LU-разложение для решения системы линейных алгебраических уравнений. Модификации этих методов направлены на улучшение сходимости или вычислительной эффективности без упрощения исходной задачи. Современные программы классического схемотехнического моделирования позволяют анализировать электрические цепи, содержащие до 50 тыс. транзисторов при использовании типовых рабочих станций проектирования СБИС.

1.3. Проблемы схемотехнического моделирования кмоп сбис

Преодоление полупроводниковой технологией 0,18 мкм барьера привело к тому, что поведение чисто цифровых схем стало аналоговым и появилась потребность в применении Spice-подобных программ для моделирования цепей, состоящих из миллионов и десятков миллионов транзисторов.

Источником успехов полупроводниковой промышленности в первую очередь является сфера проектирования полупроводниковых изделий. Крупнейшая фабрика проектирования СБИС — Силиконовая Долина (США, Калифорния) не имеет на своей территории полупроводниковых заводов, занимаясь исключительно наукоемкими разработками и проектированием. Относительно новым явлением в полупроводниковой промышленности стало появление в начале 1990-х годов полупроводниковых компаний, не имеющих собственных полупроводниковых заводов (Fabless companies), которые обеспечивают полный бизнес-цикл изделия от идеи до продажи, исключая только изготовление кристаллов, которое выполняется по контракту с кремниевыми мастерскими. Отсутствие собственных заводов позволяет компании сосредоточить усилия на проектировании и новых разработках.

Два последних десятилетия на рынке полупроводниковой электроники доминирующее положение занимает КМОП-технология. Успешное применение КМОП-технологии для построения аналоговых, в том числе радиочастотных СБИС позволило объединить на одном кристалле разнородные функции, которые ранее выполнялись различными ИС, расположенными на печатной плате.

При проектировании КМОП СБИС используется функционально-логическое, схемотехническое и физико-технологическое моделирование. На протяжении двух последних десятилетий возможности моделирования постоянно отставали от темпов бурного развития технологии и растущих потребностей полупроводниковой промышленности. Так, уменьшение характерных размеров элементов СБИС на каждые 0,1 микрона приводит к появлению новых физических эффектов в МОП-транзисторах, для учета которых необходимо создавать новые компонентные модели. Появление новых моделей порождает новые проблемы верификации, достоверности, точности, стандартизации, обучения. Для помощи в решении этих проблем созданы такие организации, как совет по компонентным (компактным) моделям (Compact Model Council — CMC), рабочая группа Американского национального института стандартов (NIST Working Group on Model Validation), подкомитет по моделированию при Ассоциации полупроводниковых компаний (FSA Modeling Subcommittee).

Наряду с проблемой достоверности существует проблема быстродействия средств моделирования, которая приводит к необходимости использовать предельно упрощенные модели транзисторов и приближенные методы моделирования электронных цепей. Используемые в настоящее время модели и методы рождены в результате борьбы противоречий между точностью и вычислительной эффективностью.

Одновременное увеличение количества транзисторов на кристалле и уменьшение их размеров (процессор Intel Pentium 4 содержит 42 млн транзисторов и выполнен по технологии 0,18 мкм) привели к тому, что поведение цифровых элементов стало аналоговым и при разработке даже цифровых СБИС уже нельзя обойтись только логическим моделированием. Требуется детальный схемотехнический анализ на электрическом уровне.

Традиционный подход к моделированию МОП-транзисторов основан на математическом моделировании с использованием элементарных алгебраических функций, обыкновенных дифференциальных уравнений и их решению численными методами. Для получения экономичной компонентной модели используют упрощающие допущения, которые неизбежно приводят к потере достоверности моделирования и возрастанию неопределенности в области ее допустимого применения. Неопределенность возрастает также при изменении технологического процесса изготовления СБИС. Трудоемким процессом становится верификация (обоснование достоверности) такой модели.

Проектирование СБИС обычно начинается с составления технического задания и формулирования технических требований на системном уровне. После проверки реализуемости технических требований выполняется функциональный синтез системы, определение функциональных взаимосвязей между ее регистрами или аналоговыми блоками. Проектирование на этом этапе выполняется так, чтобы обеспечить тестируемость изделия после его изготовления. Далее выполняется разработка электрических схем или логический синтез субблоков системы, их оптимизация, верификация и синтез топологии СБИС (размещение на кристалле и трассировка). Схемотехническое моделирование выполняется в два этапа: до проектирования топологии и после него. Второй этап выполняется с учетом паразитных элементов схемы, полученных автоматически, с помощью программ экстракции, поставляемых в комплекте с программами схемотехнического моделирования. В зависимости от сложности проекта циклы схемотехнического моделирования и проектирования топологии могут выполняться на разных уровнях иерархии проекта, чередуясь с этапами верификации топологии и коррекции электрической схемы. Схемотехническое моделирование выполняется с учетом технологического разброса параметров компонентов СБИС.