Следует также выделить задачи аналоговой микросхемотехники, ориентированные на СБИС аппаратуры связи. Здесь ввод данных (сигналов) в SoC-контроллер решается относительно простыми аппаратными ресурсами. Сравнительно небольшой динамический диапазон, отсутствие необходимости усиливать медленно меняющиеся (близкие к постоянному току) аналоговые сигналы существенно упрощают схемотехнические решения соответствующих узлов и модулей. Однако одновременно с этим обеспечение высокой скорости передачи обрабатываемых данных может заметно усложнить схемотехнику портов вывода, что связано с передачей в линию связи, включая и радиотракт, относительно большой мощности в диапазоне высоких частот. Именно здесь использование принципа собственной компенсации влияния проходных емкостей транзисторов может дать хороший результат.

Сравнение существующих мини- и микроконтроллерных систем показывает, что этот переход заметно сократил число функциональных и математических операций, выполняемых аналоговыми узлами. Несомненно, это сместило «центр тяжести» и негативным образом повлияло на предельные реализационные возможности СБИС в радиоэлектронной аппаратуре. В этой связи с определенной уверенностью можно утверждать, что создание экономичных широкодиапазонных элементов и устройств, образующих функциональный базис современных IP модулей, позволит в SoC-контроллерах, пусть и частично, сохранить преимущества гибридных мини-систем обработки аналоговых сигналов. Рассмотренные выше задачи показанны на рис. 8.1.

Приведенные выше соображения в области аналоговой микросхемотехники требуют дополнительных комментариев. По данным ведущих зарубежных фирм, занимающихся проектированием и изготовлением СБИС «система на кристалле», в настоящее время сдерживающим фактором, влияющим на появление на рынке новых поколений этих изделий, является время разработки IP блоков и соответствующих чипов. И если для решения указанных проблем Texas Instruments и Burr-Brown объединили свои усилия в единой корпорации, то другие фирмы создали открытые ассоциации, в рамках которых осуществляется обмен этим интеллектуальным продуктом, формирование портфеля заказов как на изготовление, так и на сопровождение СБИС. Основу таких ассоциаций составляют центры проектирования, занимающиеся системным, схемотехническим и конструкторско-технологическим уровнями проектирования под определенные производства – кремниевые мастерские.

Рис. 8.1.

Последние несколько лет источники питания с напряжением 5 В вытесняются более низковольтными. Требования к уменьшению рассеиваемой мощности и уменьшению числа батарей в таких приложениях, как беспроводные устройства связи и персональные компьютеры, привели к снижению напряжения питания в цифровых схемах до уровня 1,5 В. Эта тенденция была реализована в современных SiGe транзисторах, которые сконструированы так, чтобы обеспечить максимальную частоту среза (f1) в компромиссе с напряжением пробоя (Uпр). Для кремниевых транзисторов . Таким образом, малые размеры транзисторов, обеспечивающие высокие значения f1 (до 200 ГГц), привели к снижению напряжения питания микросхем.

Уменьшение напряжения питания Еп в цифровых биполярных схемах приводит к появлению новых проблем, и некоторые из них становятся особенно важными при напряжении питания менее 2 В. Принципиальная сложность уменьшения напряжения Еп состоит в том, что биполярный транзистор имеет фиксированное напряжение база-эмиттер Uбэ, которое не сокращается линейно с уменьшением технологических норм, так как

,

где , Iк – ток коллектора; Is – обратный ток эмиттерного p-n перехода. При этом параметры транзистора и уровни тока оказывают слабое влияние на напряжение Uбэ. На практике плотность тока в биполярном транзисторе (Iк/Is), изменяя свое значение, также слабо влияет на напряжение Uбэ. Если в используемой технологии Uбэ =0,8 В, то применение 1,5 В источника питания приводит к тому, что между «землей» и шиной Еп не может быть включено больше, чем один переход база-эмиттер.

Другая трудность в проектировании низковольтных аналоговых и цифровых схем на биполярных транзисторах состоит в том, что значение амплитуды переключения в типичных ЭСЛ схемах не может определяться произвольно, а минимальное значение ограничено уровнем шума. Биполярная дифференциальная пара (дифференциальный каскад в структуре ЭСЛ) требует, чтобы уровень входного логического сигнала был как минимум 5,5т. В действительности же, к этому напряжению нужно еще добавить падение напряжения на сопротивлениях в эмиттерной цепи, а также остаточное напряжение при неполном переключении, ограниченном коэффициентом усиления по току, и падение напряжения на шинах питания. Все это приводит к тому, что минимальное напряжение переключения должно составлять несколько сотен милливольт.

Для того чтобы поддерживать высокую скорость работы транзисторов, они не должны входить в «тяжелый» режим насыщения. Это ограничение прямо воздействует на минимальное напряжение коллектор-эмиттер (Uкэ), которое тоже составляет примерно 400 мВ. Учитывая вышесказанное, а также численные значения напряжения Uбэ≈ 800 мВ, можно сделать вывод о том, что запрещается использовать многоярусные дифференциальные пары или каскодные конфигурации (архитектуры) при напряжении питания 1,5 В.

Таким образом, отсутствие возможности масштабирования напряжения на переходе база-эмиттер еще больше обостряет проблему дальнейшего масштабирования напряжения питания схем на биполярных транзисторах. Для КМОП транзисторов такой проблемы не существует в принципе, потому что их пороговое напряжение Uп может быть снижено на стадии производства.

На практике такие неидеальности КМОП транзисторов, как наличие проводимости, при отсутствии приложенного к затвору порогового напряжения (так называемая подпороговая проводимость), зависимость порогового напряжения от температуры, а также эффект короткого канала, приводят к тому, что необходимо для КМОП транзисторов установить пороговое напряжение, равное нескольким сот милливольтам. Это приближает их по статическим характеристикам к биполярным транзисторам.

Заключение

Моделирование ИС позволяет разработчикам анализировать широкий круг схем, избегая недостатков, связанных с применением средств смешанного моделирования. Перед ними открываются новые, недоступные ранее возможности. Например, возможность верификации больших фрагментов SoC на транзисторном уровне после этапов проектирования топологии и экстракции параметров паразитных элементов. Особенностью схем, полученных после экстракции из топологического чертежа, является то, что каждый отдельный элемент уже обладает своими индивидуальными параметрами. У разработчиков ИС появляется также возможность проводить параметрическую оптимизацию и развернутый статистическией анализ больших фрагментов и функций без основ знания и понимания принципов работы основных устройств РЭУ.

Процесс изучения дисциплины направлен на формирование следующих компетенций:

знание основ теории автоматизированного проектирования, моделирования и характеризации УБИС топологическими нормами до 90 нм (БКЗ-1);

знание методологии и маршрутов моделирования аналоговых схем и устройств смешанного сигнала (проектирование аналоговых УБИС с топологическими нормами до 90 нм);

В результате изучения дисциплины слушатели получат достаточный объем знаний в таких областях, как:

автоматизации проектирования и моделирования цифровых, аналоговых и устройств смешанного сигнала (проектирование аналоговых устройств);

маршрута проектирования и моделирования базовых технологических библиотек компонентов с топологическими нормами до 90 нм для САПР компании Cadence.

Библиографический список

1. Mantooth A., Chaudhary V., Francis M., and Lemaitre L., Automatic Generation of Compact Semiconductor Device Models using Paragon and ADMS // BMAS 2004 - http://www.bmas-conf.org.

2. Cadence Virtuoso Custom Design platform overview // Cadence Design Systems, Inc., 2003.

3. Wang S., An-Chang Deng. Delivering a Full-chip Hierarchical Circuit Simulation & Analysis Solution for Nanometer Designs // White paper of Nassda Corporation, 2001.

4. Virtuoso® UltraSim Simulator User Guide, Version 6.0 // Cadence Design Systems, Inc., May 2005.

5. Денисенко В.В. Проблемы схемотехнического моделирования КМОП СБИС / В.В. Денисенко // Компоненты и технологии. 2002. № 3. С. 74-78.

6. Spectre® Circuit Simulator User Guide, Version 6.0 // Cadence Design Systems, Inc., November 2004.

7. K. Kundert. The Designer's Guide to SPICE and Spectre® // Kluwer Academic Publishers, 1995.

8. K. Kundert, O. Zinke. Designer's Guide to VERILOG-AMS // Kluwer Academic Publishers, 2004.

Оглавление

Учебное издание

Балашов Юрий Степанович

Мушта Александр Иванович

Сумин Андрей Михайлович

моделирование

аналоговых устройств сверхбольших

интегральных схем

В авторской редакции

Подписано к изданию 28.10.2011.

Объем данных 3,02 МБ.

ФГБОУ ВПО «Воронежский государственный технический университет»

394026 Воронеж, Московский просп., 14

4