Материал: Самосадный Автоматизированное проектирование устройств систем сбора-обработки Ч2 2015
6. ПРАКТИЧЕСКИЕ ЗАНЯТИЯ, ТЕМА 5
Тема занятий: «Цифровое моделирование».
6.1.Учебное задание
1.Изучите возможности осуществления статического цифрового моделирования, осуществите статический логический анализ работы схем.
2.Изучите работу с цифровыми компонентами, источниками сигналов и осуществите динамическое цифровое моделирование
6.2.Рекомендации по использованию литературы
При выполнении учебного задания рекомендуется воспользоваться литературой, представленной в табл. 6-1, 6-2. Помимо этого, учебные материалы и рекомендации по изучению литературы представлены непосредственно в разделе 6.3 учебного пособия.
Таблица 6-1
|
Литература, используемая при выполнении задания 1 |
|
|
Источник |
Раздел |
|
|
pspug.pdf |
Chapter 14. Digital Simulation |
PSpcRef.pdf |
Digital devices |
[4] |
Раздел 10.1. PSPICE как статистический логический анализатор |
[5] |
Раздел 4.3.1. Основные понятия |
Таблица 6-2
Литература, используемая при выполнении задания 2
Источник |
|
Раздел |
|
|
|
pspug.pdf |
Chapter 14. |
Digital Simulation |
|
Chapter 15. |
Mixed analog/digital simulation |
PSpcRef.pdf |
Digital devices |
|
[4] |
Раздел 10.2.-10.3. |
|
[5] |
Разделы 4.3.2.-4.3.8 |
|
|
Раздел 2.4. «Библиотеки символов» |
|
|
|
|
|
|
6.3. Порядок выполнения задания |
Выполните задание 1
При выполнении задания 1 необходимо изучить основные понятия, связанные с особенностями работы программы расчета параметров при моделировании цифровых схем. Для этого требуется изучить материалы технической документации. Также рекомендуется изучить материалы раздела 4.3.1. книги [5]. Далее изучаются материалы книги [4] раздел 10.1. «PSPICE как статистический логический анализатор».
Практическая работа со схемой проекта DGT_STAT
Воспользуемся схемой 2NAND для практической работы со статическим анализом смешанной аналого-цифровой схемы. Видоизменим схему проекта 2NAND (см. тему 3), вместо элемента 2И-НЕ с использованием дискретных транзисторов поставим реальный компонент типа 2И-НЕ. Для этого из библиотеки EVAL выберем компонент 7400 (один из четырех вентилей). На выходе 7400 установим 7405 (инвертор с открытым коллектором, один из шести).
136
Для того, чтобы наблюдать изменение напряжения на выходе схемы, введем нагрузочное сопротивление RUp 1кОм. К входам компонента 7400 подключим источники сигналов V1 и V2. Будем варьировать напряжение источника V1, источник V2 в данном случае будет иметь постоянное выходное напряжение +5V.
К моделям интерфейса А/D цифровых схем источник напряжения питания подключается автоматически, а для выходного нагрузочного резистора нужно задать источник питания в явном виде. Для этого воспользуемся источником постоянного напряжения VCC, формирующим +5V на выходе.
Проект сохраним под именем DGT_STAT, схема проекта представлена на рис. 6.1.
|
|
|
|
|
|
|
V CC |
|
|
|
|
|
|
|
RUp |
InA |
A |
|
U1A |
|
|
U2A |
1k |
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
V |
3 |
Y |
1 |
2 Out |
|
|
|
2 |
|
|
|
|
|
|
|
|
|
|
|
|
|
InB |
B |
|
|
|
|
74 05 |
V |
|
|
74 00 |
|
|
|
||
|
|
|
|
|
|
|
|
|
|
V |
|
|
|
|
|
|
V CC |
|
InA |
InB |
|
|
|
|
|
|
|
V 2 |
V1 = 5V |
|
|
|
|
|
V 1 |
V2 = 0.1V |
|
|
|
|
|
|
|
|
|
||
V CC |
|
|
|
|
T D = 0 |
|
|
5V |
|
|
0V dc |
|
T R = 10ns |
|
|
|
|
|
|
|
T F = 10ns |
|
|
|
|
|
|
|
PW = 250us |
|
|
|
0 |
|
0 |
0 |
PER = 1ms |
|
|
|
|
|
|
|
Рис. 6.1. Исходный вид схемы проекта DGT_STAT
Настроим профиль моделирования на проведение анализа Bias Point. Запустим расчеты и получим результаты. Вызовем индикацию узловых потенциалов (нажав кнопку V). Полученные результаты представлены на рис.6.2.
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
V CC |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
RUp |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
InA |
|
A |
|
|
|
|
|
|
U1A |
|
|
|
U2A |
|
1k |
|||||||||||
|
|
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
V |
|
|
|
|
|
|
3 Y |
1 |
|
2 Out |
|
|
||||||||
|
|
|
|
|
|
2 |
|
|
|
|
|
|
|
|
|
|
|
12 4.1mV |
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
InB |
|
B |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
74 05 |
|
|
V |
||||||
|
|
|
|
|
|
5.00 0V |
|
|
|
|
|
|
74 00 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
V |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
V CC |
|
|
InA |
|
InB |
|
|
|
|
|
|
|
|
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
V1 = 5V |
|
|
|
|
|
||
|
|
|
|
|
5.00 0V |
|
|
|
|
|
|
|
|
|
|
|
5.00V 20V |
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
V 1 |
|
|
|
|
|
V2 = 0.1V |
|
|
|
|
|
||||
V CC |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
T D = 0 |
|
|
|
|
|
||||
5V |
|
|
|
|
|
|
|
0V dc |
|
|
|
|
|
T R = 10ns |
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
T F = 10ns |
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
PW = 250us |
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
PER = 1ms |
|
|
|
|
|
||
0 |
|
|
0 |
|
|
0 |
|
|
|
|
|
|
||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||
Рис. 6.2. Индикация расчетов (вариант 1) узловых потенциалов схемы DGT_STAT
На рис. 6.2 представлен вид схемы с узловыми потенциалами. На входах A и B имеются аналоговые сигналы 0V и 5.000V. Эти потенциалы вызывают формирование логической «1» на выходе компонента 7400. Обратите внимание на то, что это логический уровень, а не аналоговый сигнал. Между двумя цифровыми компонентами в цепи Y, где отсутствуют компоненты, способные формировать аналоговый сигнал (резисторы, конденсаторы и др.), форми-
руются цифровые логические уровни. На выходе схемы Out сформирован аналоговый сигнал с уровнем 124,1 мВ (124.1mV). В принципе это нулевой уровень логического сигнала (он
меньше 0,8В), но указан точно и более правильно и информативно для оценки работы по сопряжению цифровых схем с аналоговыми компонентами.
137
Предположим, мы поменяем величину входного сигнала по входу A с 0 на 4 В (заменим величину напряжения источника V1). То есть, фактически на вход подается сигнал, эквивалентный логической «1». По таблице истинности на выходе элемента И-НЕ должен быть лог. «0». Проведем расчеты и получим результаты, как представлено на рис.6.3.
InA |
A |
|
|
4.000V |
1 |
||
|
|||
|
V |
2 |
|
|
|
||
InB |
B |
|
|
5.00 0V |
|
||
|
|
||
|
V |
|
|
|
V CC |
InA |
|
|
5.00 0V |
4.000V |
|
|
|
V1 |
|
V CC |
|
|
|
5V |
|
4Vdc |
0 0
|
|
|
|
|
|
|
|
|
|
|
|
V CC |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
RUp |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
U1A |
|
|
|
|
U2A |
|
1k |
||||||
|
|
|
|
|
|
|
|
|
|
|
|||
3 Y |
1 |
|
2 Out |
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
4.97 5V |
|
|
|
|
|
|
|
|
|
|
|
74 05 |
|
|
V |
|
7400 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
InB |
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
V1 = 5V |
|
|
|
|
|
||
|
|
|
5.00V 20V |
|
|
|
|
|
|
||||
|
|
|
|
|
|
V2 = 0.1V |
|
|
|
|
|
||
|
|
|
|
|
T D = 0 |
|
|
|
|
|
|||
|
|
|
|
|
T R = 10ns |
|
|
|
|
|
|||
|
|
|
|
|
T F = 10ns |
|
|
|
|
|
|||
|
|
|
|
|
PW = 250us |
|
|
|
|
|
|||
|
|
|
|
|
PER = 1ms |
|
|
|
|
|
|||
0 |
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
||||
Рис. 6.3. Индикация расчетов (вариант 2) узловых потенциалов схемы DGT_STAT
Обратите внимание на то, как поменялись уровни выходных сигналов. Необходимо об-
ратить внимание также на то, что как видно по значении. 4 B входного сигнала V(A) (V(A)=4V) и выходного сигнала V(Out)=4.975V совсем не обязательно точное совпадение
крайних значений 0 и 5V для того, чтобы сигнал воспринимался (считался) логическим «0»
или «1».
Предположим, мы поменяем величину входного сигнала по входу A с 4 В на 1 В. Проведем расчеты и получим результаты, см. рис. 6.4.
InA |
A |
|
|
1.000V |
1 |
||
|
|||
|
V |
2 |
|
|
|
||
InB |
B |
|
|
5.000V |
|
||
|
|
||
|
V |
|
|
|
VCC |
InA |
|
|
5.000V |
1.000V |
|
|
|
V1 |
|
VCC |
|
|
|
5V |
|
1Vdc |
0 0
|
|
|
|
|
|
|
|
|
|
|
VCC |
|
|
|
|
|
|
|
|
|
|
|
|
|
RUp |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
U1A |
|
|
|
U2A |
|
1k |
||||||
|
|
|
|
|
|
|
|
|
|
|||
3 Y |
1 |
|
2 Out |
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
1.461V |
|
|
|
|
|
|
|
|
|
|
7405 |
|
|
V |
|
7400 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
InB |
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
V1 = 5V |
|
|
|
|
|
||
|
|
|
5.000VV2 |
|
|
|
|
|
||||
|
|
|
|
|
V2 = 0.1V |
|
|
|
|
|
||
|
|
|
|
|
T D = 0 |
|
|
|
|
|
||
|
|
|
|
|
T R = 10ns |
|
|
|
|
|
||
|
|
|
|
|
T F = 10ns |
|
|
|
|
|
||
|
|
|
|
|
PW = 250us |
|
|
|
|
|
||
|
|
|
|
|
PER = 1ms |
|
|
|
|
|
||
0 |
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
||||
Рис. 6.4. Индикация расчетов (вариант 3) узловых потенциалов схемы проекта DGT_STAT
Обратите внимание на неопределенное состояние «X» на выходе Y логического элемента И-НЕ. Значение V(Out)=1.461V также относится к неопределенному промежуточному со-
стоянию уровней.
Познакомьтесь с содержанием файла выходного текстового файла и проанализируйте выходной текстовый файл.
138
Задача
Проведите варьирование входных уровней, установите таблицу истинности для элемента И-НЕ схемы DGT_STAT. Варьируя входные уровни, установите предельные значения цифровых сигналов для входных элементов ТТЛ.
Необходимо выяснить максимальное значения уровня сигнала, который воспринимается ТТЛ-элементом, как логический «0».
Необходимо выяснить минимальное значения уровня сигнала, который воспринимается ТТЛ-элементом как логическая «1».
Далее необходимо оценить диапазон неопределенного состояния по выходам при вариациях напряжений входов.
Краткие итоги.
Итогом изучения материалов учебного задания 1 и решения поставленных задач является приобретение практических навыков проведения статического анализа поведения цифровых схем.
Подготовьте материалы по выполнению задания 1 для файла отчета.
Выполните задание 2
Перед выполнением практического задания необходимо детально изучить предложенные разделы технической документации. Дополнительно рекомендуется познакомиться с материалами книг [4] и [5].
Для выполнения практической работы по исследованию динамических характеристик цифровых схем можно воспользоваться схемами проектов DGT1 и DGT2.
Практическая работа со схемой проекта DGT1
Схема проекта DGT1 представляет собой включение счетчика 74161 для пересчета поступающих на вход CLK тактовых частот (деления тактовой частоты). Элемент 74161 представляет собой четырехразрядный двоичный счетчик с асинхронной установкой в состояние
логического нуля и имеет отечественный аналог К155ИЕ10. Схема включения счетчика представлена на рис. 6.5.
139
|
|
|
|
|
|
|
|
|
V CC |
|
|
|
|
|
|
|
|
|
RUp 1 |
|
|
V CC |
|
|
|
|
|
U2A |
1K |
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
1 |
2 |
OUT A n |
|
|
RHi gh |
|
|
|
|
V |
74 05 |
V |
|
|
|
|
|
|
|
|||
|
|
1K |
|
|
|
|
|
|
V CC |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
U1 |
|
|
|
|
|
|
|
3 |
A |
QA |
14 |
A |
|
|
RUp 2 |
|
|
4 |
13 |
B |
|
|
|||
|
|
B |
QB |
|
|
1K |
|||
|
|
5 |
12 |
C |
|
U2B |
|||
|
|
6 |
C |
QC |
11 |
D |
|
|
|
|
|
D |
QD |
|
|
|
|||
DST M1 |
|
|
15 |
RCO |
3 |
4 |
OUT B n |
||
|
|
|
RCO |
||||||
IN |
2 |
|
|
|
|
|
|
||
CLK |
CLK |
|
|
|
|
|
|||
|
|
10 |
|
|
|
74 05 |
|
||
|
|
E NT |
|
|
V |
V CC V |
|||
OFFT IME = .2 5uS |
|
7 |
|
|
|
||||
V |
E NP |
|
|
|
|
|
|||
ONT IME = .2 5uS |
9 |
|
|
|
|
|
|||
|
|
CLR |
|
|
|
|
|
||
DEL AY = 0 |
|
|
LOA D |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
S TA RTV A L = 0 |
|
|
|
|
|
|
|
|
RUp 3 |
OPP V AL = 1 |
|
|
|
74 161 |
|
|
|
||
|
|
|
|
|
|
1K |
|||
|
|
|
1 |
|
|
|
U2C |
||
|
|
|
|
|
|
|
|
|
|
|
V CC |
|
|
|
|
|
5 |
6 |
OUT Cn |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
V |
74 05 |
V |
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
V CC |
|
V CC |
|
|
|
|
|
|
|
|
|
5V |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
RUp 4 |
|
0 |
|
|
|
|
|
|
U2D |
1K |
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
9 |
8 |
OUT Dn |
|
|
|
|
|
|
|
V |
74 05 |
V |
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
V CC |
|
|
|
|
|
|
|
|
|
RUp 5 |
|
|
|
|
|
|
|
|
U2E |
1K |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
11 |
10 OUT RCOn |
|
|
|
|
|
|
|
|
V |
74 05 |
V |
|
|
|
|
|
|
|
|
||
Рис. 6.5. Схема проекта DGT1
Работа схемы (см. рис. 6.5) заключается в формировании на выходах QA, QB, QC и QD бинарного 4-разрядного кода, соответствующего числу поступающих на вход CLK импульсов. По выходу RCO формируется сигнал переноса, индицирующий переполнение счетчика, то есть достижение значения счета 1111. Выход RCO может быть использован для наращивания разрядности счетчика. Входы разрешения, загрузки и сброса установлены в режим разрешения счета.
На вход счетчика подается тактовая частота (меандр) с периодом повторения 2 МГц.
Задача 1
Для схемы проекта DGT1 необходимо получить графики выходных цифровые сигналов по выходным линиям A, B, C, D и RCO. Требуется сравнить эти графики с графиком входной
тактовой частоты. Требуется получить графики выходных аналого-цифровых сигналов OUTAn, OUTBn, OUTCn, OUTDn, и OUTRCOn. Для аналого-цифровых сигналов требуется
получить графики токов, текущих через резисторы RUp1-5, а также результаты преобразования Фурье для графиков напряжений на выходах.
Объясните полученные результаты.
Задача 2
Необходимо изменить схему проекта DGT1 объединив по выходам микросхему U2 (Монтажное ИЛИ), с одним подтягивающим резистором к напряжению питания. Для модифицированной схемы проекта DGT1 получите график выходного сигнала, изучите его спектральный состав и текущие через нагрузочный резистор токи.
140