Материал: LS-Sb87104
ALE (address latch enable) – сигнал фиксации младшего байта адреса A7–0 во внешнем регистре (ALE = 1 в первомтакте текущего машинного цикла);
S1, S0 (status) – сигналы состояния CPU, указывающие совместно с сигналом IO / M тип операции, которую он будет выполнять в текущем машинном цикле (в частности, S1 = S0 = 0 – режим останова CPU);
Рис. 1.2. Принципиальная схема процессорного блока на МЭ
IO / M (IO/memory) – сигнал, указывающий на обращение CPU к внешнему устройству ( IO / M = 1) или к памяти ( IO / M = 0);
RD (read) – сигнал чтения внешнего устройства I/O или памяти;
- 6 -
а |
б |
в
Рис. 1.3. МЭ процессорного блока: формирователь сигналов управления (а), формирователи сигналов шины адреса (б) и приемопередатчик (в)
WR (write) – сигнал записи данных в память или I/O; READY – сигнал готовности, поступающий от I/O или памяти;
HOLD – сигнал запроса прямого доступа к памяти, поступающий от контроллера DMA (direct memory access – прямой доступ к памяти);
HLDA (hold acknowledge) – сигнал подтверждения прямого доступа к памяти, подаваемый на контроллер DMA;
INTR (interrupt request) – сигнал запроса прерывания высоким уровнем (INTR = 1), поступающий от внешнего устройства или контроллера прерыва-
ний 580ВН59;
INTA (interrupt acknowledge) – выходной сигнал подтверждения прерывания, подаваемый на внешнее устройство или контроллер прерываний
580ВН59;
- 7 -
RST 5.5, RST 6.5, RST 7.5 (restart) – входы маскируемых запросов прерывания для вызова подпрограмм, расположенных по фиксированным адресам
5.5 8d = 2Ch, 6.5 8d = 34h и 7.5 8d = 3Ch (d и h – указатели десятичной и
16-ричной систем счисления); управление маской осуществляется двумя командами: RIM (read interrupt mask) – чтение маски прерываний и SIM (set interrupt mask) – установка маски прерываний; сигналы RST 5.5 и RST 6.5 запрашивают прерывание высоким уровнем, а сигнал RST 7.5 – положительным фронтом;
TRAP – вход запроса немаскированного прерывания положительным фронтом с последующим удержанием высокого уровня; этот запрос прерывания имеет наивысший приоритет (приоритеты остальных входов запросов прерывания уменьшаются в последовательности RST 7.5, RST 6.5, RST 5.5 и INTR); адрес передачи управления равен 4.5 8d = 24h;
RESIN (reset in) – входной сигнал системного сброса; RESOT (reset out) – выходной сигнал системного сброса;
X1, X2 – входы для подключения кварцевого резонатора; CLK (clock) – тактовый сигнал CPU (f0 3. МГц);
SID (serial input data line), SOD (serial output data line) – вход и выход канала последовательной передачи данных.
Сигналы A15–0, AD7–0, IO / M , RD и WR находятся в Z-состоянии во время выполнения прямого доступа к памяти (HOLD = 1), в течение систем-
ного сброса ( RESIN = 0) и при останове CPU (S1 = S0 = 0). Все прерывания, кроме TRAP, запрещаются командой DI и разрешаются командой EI. Частота внутреннего тактового сигнала и внешнего сигнала CLK в два раза меньше частоты кварцевого резонатора.
2. ВЫБОР И ОБОСНОВАНИЕ СТРУКТУРНОЙ СХЕМЫ ИМИТАТОРА
2.1. Структурная схема имитатора
На рис. 2.1 представлена структурная схема имитатора сигнала, параметры которого (периоды Ti, i = 1, 2, 3, 4, скорости движения цели vj, j = 0, 1, 2, 3, 4, а также направление движения) вводятся с клавиатуры.
- 8 -
Рис. 2.1. Структурная схема имитатора
Имитатор содержит два канала для формирования неподвижного зондирующего сигнала G и подвижного отраженного сигнала Gv. Неподвижный сигнал формируется путем деления частоты f0 в M0Mi раз для получения заданного значения периода Ti. Общий модуль пересчета M0Mi реализуется двумя счетчиками по mod M0 и mod M1i. Подвижный сигнал формируется путем деления частоты f0 счетчиком с тремя модулями пересчета M0 – 1, M0 и M0 + 1, которые переключаются сигналами x2 (направление движения) и x1 (скорость движения, задаваемая значением частоты Fj), и счетчиком по mod Mi. Для построения программируемых счетчиков PCT (programmable
counter) по mod Mi можно использовать макроэлементы счетчиков из библиотеки пакета.
Частота Fj вычисляется по заданной скорости движения цели vj (в метрах в секунду). Скорость перемещения сигнала dG относительно сигнала dGv
равна vGv = T0 Fj (T0 в микросекундах, Fj в герцах). Цель за время t проходит
- 9 -
расстояние D = vj t, а свет расстояние |
2 D проходит за время |
t 2 D / c , |
||
где c – скорость света. Из этого следует, что vG t |
t 2v j |
c v j |
150 , |
|
|
v |
|
|
|
Fj v j |
150T0 |
|
|
|
(vj – в метрах в секунду, T0 – в микросекундах). Для получения этих частот из
частоты |
fC = f0 M0 необходимо использовать счетчик по mod Mj, где |
M j fC |
Fj . |
Для программирования модулей пересчета счетчиков по mod Mi и mod Mj необходимо производить запись в них чисел dM i и dM j , выдавае-
мых CPU по шине данных. Эти числа должны храниться в ПЗУ.
2.2.Расчет основных параметров имитатора
Всоответствии со структурой, изображенной на рис. 1.1, необходимо
подсчитать коэффициенты деления Mi и Мj. Расчет производится с использованием формул:
|
Mi = f0Ti; |
M1i = Mi M0 , |
(2.1) |
|
|
Fj = v j f0 |
150 , |
(2.2) |
|
где vj м/c, |
f0 МГц, Fj Гц. Частота Fj получается путем деления частоты fc на |
|||
Mj, где fc = |
f0 M0 ; |
|
|
|
|
Mj = fc |
Fj , |
Mj= MkM1j, |
(2.3) |
где Mk M j 
216 . Результаты расчетов представлены в табл. 2.1 и 2.2.
Таблица 2.1 Коэффициенты деления в неподвижном канале
F0, МГц |
|
|
100 |
|
|
Ti, мс |
1 |
2 |
|
3 |
4 |
Mi |
100 000 |
200 000 |
|
300 000 |
400 000 |
M0 |
|
|
10 |
|
|
M1i |
10 000 |
20 000 |
|
30 000 |
40 000 |
d1i = M1i – 1 |
9 999 |
19 999 |
|
29 999 |
39 999 |
d1i = d1iMd1iL |
270Fh |
4E1Fh |
|
752Fh |
9C3Fh |
- 10 -