Материал: Физические основы и схемотехника электронных устройств автоматики. Гиоргадзе А.L., Кириллов Ю.В

3.10.5 Сумматоры

Сумматор является основным узлом арифметико-логического устройства (АЛУ) ЭВМ и служит для суммирования чисел поразрядным сложением. При этом, если сумма двух цифр в данном разряде равна или превышает основание используемой системы счисления, то возникает перенос в соседний старший разряд, который, в свою очередь, суммируется с его содержимым. Следовательно, при построении сумматора нужно учитывать возможность не только возникновения переноса в данном разряде, но и получения аналогичного переноса от соседнего младшего разряда.

По принципу построения и типу используемых элементов сумматоры подразделяются на комбинационные и накапливающие.

Сумматоры комбинационного типа строят с использованием комбинационных логических элементов И, НЕ, ИЛИ. В таких сумматорах входные слагаемые подаются одновременно, при этом на выходе образуется сумма. Комбинационные сумматоры не обладают запоминающей способностью, поэтому после прекращения действия входных сигналов исчезает на выходе результат суммирования. По этой причине такой сумматор обычно работает с регистром, куда каждый раз производится запись результата суммирования.

Накапливающие сумматоры реализуются на триггерах, на счетные входы которых подаются разряды слагаемых. Суммируемые числа поступают на вход сумматора по очереди, одно за другим, а результат суммирования запоминается в сумматоре.

Наибольшее распространение в вычислительной технике получили комбинационные сумматоры, так как они позволяют обеспечить большее быстродействие по сравнению с накопительными сумматорами.

Рассмотрим сумматоры комбинационного типа. Процесс суммирования осуществляется в них поразрядно, причем в каждом разряде необходимо выполнить суммирование двух слагаемых, а так же переноса из соседнего младшего разряда. Таким образом, в общем случае в каждом разряде требуется выполнить суммирование трех двоичных чисел. Часто такое суммирование разбивается на две аналогичные элементарные операции: суммирование двух разрядов слагаемых и суммирование полученного результата с переносом из соседнего разряда.

126

Каждая из этих операций выполняется схемой, называемой, полусумматором (рис. 3.107)

Рис. 3.107

Условное изображение полусумматора приведено на рис.

3.108

Рис. 3.108

Минимизированная схема полусумматора содержит четыре логических элемента, где А и В входы, S-выход результата суммирования, а Р-выход переноса в старший разряд. Причем на выходах

полусумматор реализует выражения S=(А+В) P =А В и Р=АВ.

В таблице истинности приведены случаи сложения одноразрядных двоичных чисел.

Полусумматор не имеет входа, на который мог бы передаваться перенос с предыдущего разряда, поэтому он может использоваться только для суммирования младших разрядов чисел. На

127

выходе полусумматора формируется функция «исключающее ИЛИ» входных переменных Аi и Вi.

Полный одноразрядный сумматор можно составить из двух полусумматоров (рис. 3.109).

Рис. 3.109

На выходе второго полусумматора получается функция Si, когда на один из его входов подается сигнал Аi Вi с первого полусумматора, а на другой сигнал переноса Рi-1 из предыдущего разряда.

Условное обозначение полного одноразрядного сумматора представлено на рис. 3.110.

Рис. 3.110

Суммирование одноименных разрядов многоразрядных чисел можно осуществлять параллельно и последовательно.

Сумматор последовательного действия состоит из полных одноразрядных сумматоров, количество которых равно числу разрядов складываемых чисел.

При последовательном суммировании каждое число представляется в последовательной форме и одноименные разряды чисел, начиная с младших, синхронно вводятся в полный одноразрядный сумматор.

128

На базе сумматоров возможно проектирование вычитателей, с учетом того, что вычитание можно заменить сложением, если соответствующим образом преобразовать вычитаемое.

3.10.6 Цифроаналоговые преобразователи

Цифроаналоговые преобразователи (ЦАП) предназначены для преобразования цифрового сигнала в аналоговый.

Иногда его называют код-аналог.

Преобразование заключается в том, что совокупности сигналов, подаваемых на вход ЦАП и представляющих собой сообщение в цифровой форме, ставится в соответствие однозначно связанное с этой совокупностью значение аналоговой величины. Эта величина может представлять собой механическое перемещение (угловое или линейное), напряжение (постоянное или переменное), частоту, временной интервал и т.д.

Основной принцип построения ЦАП заключается в моделировании математического выражения, определяющего входную величину в зависимости от значений цифр преобразующего кода. Для построения математического выражения весами разрядов ставят в соответствие пропорциональные физические элементы, называемые эталонами.

В качестве эталонов могут быть использованы источники напряжения, источники тока, резисторы, генераторы частоты и др.

Мгновенное напряжение на выходе ЦАП пропорционально весу присутствующего на входах кода, т.е. его десятичному эквиваленту. Смещающиеся входные коды обусловливают изменяющееся напряжение на выходе ЦАП.

Напряжение на выходе ЦАП является суммой напряжений, каждое из которых обусловлено единицей в соответствующем разряде входного кода. Величины этих составляющих относятся как веса единиц в разрядах: если от единицы в первом разряде появляется на выходе напряжение ∆U, то от единицы во втором разряде - 2∆U, от единицы в третьем разряде - 4∆U и т.д. Так, например, если на входе присутствует код 1011001, то напряжение на выходе ЦАП

129

равно

1(64∆U)+0(32∆U)+1(16∆U)+1(8∆U)+0(4∆U)+0(2∆U)+1∆U=89∆U.

На рис. 3.111 приведена зависимость выходного напряжения ЦАП от веса кода на входе.

Рис. 3.111

Для преобразователей когда благодаря своей простоте наибольшее распространение на практике получили ЦАП на резисторах, сопротивления которых относятся как веса единиц в разрядах двоичного кода. Основу ЦАП составляет резисторная матрица типа

«R – 2R» (рис. 3.112).

Рис. 3.112

Выходное напряжение в этой схеме (Uвых) зависит от напряжения U1, U2, U3, U4, которые в свою очередь являются функцией двоичной переменной:

Структурная схема четырехразрядного ЦАП с использованием цепных делителей напряжения на резисторах имеет следующий вид (рис. 3.113)

130